在高速的设计中的阻抗匹配.docVIP

在高速的设计中的阻抗匹配 2007-8-18 9:10:30　资料来源:PCBCITY　作者: 一.阻抗匹配的研究在高速的设计中，阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样，但是在具体的系统中怎样才能比较合理的应用，需要衡量多个方面的因素。例如我们在系统中设计中，很多采用的都是源段的串连匹配。对于什么情况下需要匹配，采用什么方式的匹配，为什么采用这种方式。例如：差分的匹配多数采用终端的匹配；时钟采用源段匹配； 1、 串联终端匹配串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射.串联终端匹配后的信号传输具有以下特点：A 由于串联匹配电阻的作用，驱动信号传播时以其幅度的50％向负载端传播；B 信号在负载端的反射系数接近＋1，因此反射信号的幅度接近原始信号幅度的50％。C 反射信号与源端传播的信号叠加，使负载端接受到的信号与原始信号的幅度近似相同；D 负载端反射信号向源端传播，到达源端后被匹配电阻吸收；？E 反射信号到达源端后，源端驱动电流降为0，直到下一次信号传输。 相对并联匹配来说，串联匹配不要求信号驱动器具有很大的电流驱动能力。 选择串联终端匹配电阻值的原则很简单，就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输出阻抗为零，实际的驱动器总是有比较小的输出阻抗，而且在信号的电平发生变化时，输出阻抗可能不同。比如电源电压为＋4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37Ω，在高电平时典型的输出阻抗为45Ω[4]；TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。否则，接到传输线中间的负载接受到的波形就会象图3.2.5中C点的电压波形一样。可以看出，有一段时间负载端信号幅度为原始信号幅度的一半。显然这时候信号处在不定逻辑状态，信号的噪声容限很低。串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗；而且只需要一个电阻元件。 2、 并联终端匹配 并联终端匹配的理论出发点是在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。并联终端匹配后的信号传输具有以下特点：A 驱动信号近似以满幅度沿传输线传播；B 所有的反射都被匹配电阻吸收；C 负载端接受到的信号幅度与源端发送的信号幅度近似相同。在实际的电路系统中，芯片的输入阻抗很高，因此对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50Ω，则R值为50Ω。如果信号的高电平为5V，则信号的静态电流将达到100mA。由于典型的TTL或CMOS电路的驱动能力很小，这种单电阻的并联匹配方式很少出现在这些电路中。双电阻形式的并联匹配，也被称作戴维南终端匹配，要求的电流驱动能力比单电阻形式小。这是因为两电阻的并联值与传输线的特征阻抗相匹配，每个电阻都比传输线的特征阻抗大。考虑到芯片的驱动能力，两个电阻值的选择必须遵循三个原则：⑴． 两电阻的并联值与传输线的特征阻抗相等；⑵． 与电源连接的电阻值不能太小，以免信号为低电平时驱动电流过大；⑶． 与地连接的电阻值不能太小，以免信号为高电平时驱动电流过大。 并联终端匹配优点是简单易行；显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关？；双电阻方式则无论信号是高电平还是低电平都有直流功耗。因而不适用于电池供电系统等对功耗要求高的系统。另外，单电阻方式由于驱动能力问题在一般的TTL、CMOS系统中没有应用，而双电阻方式需要两个元件，这就对PCB的板面积提出了要求，因此不适合用于高密度印刷电路板。 当然还有：AC终端匹配； 基于二极管的电压钳位等匹配方式。 二 .将讯号的传输看成软管送水浇花 2.1 数位系统之多层板讯号线（Signal Line）中，当出现方波讯号的传输时，可将之假想成为软管（hose）送水浇花。一端于手握处加压使其射出水柱，另一端接在水龙头。当握管处所施压的力道恰好，而让水柱的射程正确洒落在目标区时，则施与受两者皆欢而顺利完成使命，岂非一种得心应手的小小成就？ 2.2 然而一旦用力过度水注射程太远，不但腾空越过目标浪费水资源，甚至还可能因强力水压无处宣泄，以致往来源反弹造成软管自龙头上的挣脱!不仅任务