微机接口技术CH05.DOC.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
微机接口技术CH05.DOC,微机原理与接口技术,微机接口技术课后答案,微机原理及接口技术,微机接口技术,微机系统与接口技术,微机接口技术答案,微机接口技术实验教程,微机接口技术王成端,微机控制与接口技术

第 5 章 80X86 微处理器的外部功能 教学提示:本章主要介绍8086/8088 CPU 的引脚功能、系统总线时序,80386 CPU 的 引脚功能,80486 CPU 的引脚功能,理解微处理器的引脚功能是微型计算机系统中存储器 接口和I/O 接口的重要基础之一。 教学要求:通过本章的学习,学生应该掌握8086/8088 CPU 的引脚功能、系统总线时 序,80386 CPU 的引脚功能,80486 CPU 的引脚功能。 5.1 8086/8088 CPU 的引脚功能 8086 是 Intel 公司 1978 年的产品,它内部是 16 位数据线,外部也有 16 条数据引脚, 为完全 16 位 CPU 。由于当时所有的外设都是 8 位的,为了解决 16 条数据引脚的 CPU 与 8 条数据引脚的外设连接时的不便,Intel 公司随后又推出了内部是 16 位数据线,但外部是 8 位(有 8 条数据引脚) 的 8088。8086 与 8088 在软件上完全相同,硬件上稍有区别。 8086/8088 CPU 具有 40 条引脚,采用双列直插式的封装形式。为了减少芯片上的引脚 数目,8086/8088 CPU 都采用了分时复用的地址/数据总线。正是由于这种分时复用的方法, 才使得 8086/8088 CPU 可用 40 条引脚实现 20 位地址、16 位数据(8 位数据)及许多控制信号 和状态信号的传输。由于 8088 只传输 8 位数据,所以 8088 只有 8 个地址引脚兼作数据引 脚,而 8086 有 16 个地址/数据复用引脚。这些引脚构成了 8086/8088 CPU 的外总线,它包 括地址总线、数据总线和控制总线。8086/8088 CPU 通过这些总线和存储器、I/O 接口等部 件组成不同规模的系统并相互交换信息。 5.1.1 8086 CPU 的引脚功能 8086 CPU 是 Intel 公司的第三代微处理器,时钟频率有三种,5MHz 的 8086,8MHz 的 8086-1、10MHz 的 8086-2。8086 CPU 的引脚如图 5.1 所示。 1. 8086 CPU 的工作模式 8086 有两种工作模式:最小模式和最大模式。 最小模式是指系统中只有一个微处理器(8086) 。在这种系统中,8086 直接产生所有的 总线控制信号,系统所需的外加总线控制逻辑部件最少。 最大模式是指系统中含有两个或多个微处理器,其中一个为主处理器 8086,其他的处 理器称为协处理器,是协助主处理器工作的。在最大模式下工作时,控制信号是通过 8288 总线控制器提供的。因此,在不同方式下工作时,8086 的部分引脚(第 24~31 引脚)会具有 不同的功能。 第5 章 80X86 微处理器的外部功能 ·123 · 图 5.1 8086 CPU 的引脚 2. 8086 两种工作模式下共同引脚说明如下: (1) AD ~AD :分时复用的地址/数据引脚,具有双向、三态功能。在总线周期的第一 15 0 个时钟周期 T 用来输出要访问的存储单元或 I/O 端口的低 16 位地址 A ~A 。而在总线周 1 15 0 期的其他时钟周期(T ~T ) ,对于写周期来说是传送数据,对于读周期来说,则是处于悬浮 2 3 状态(读周期的 T4 状态用来传送数据) 。 (2) A /S ~A /S :分时复用的地址/状态线,具有输出、三态功能。在总线周期的 19 6 16 3 第一个时钟周期 T1 用来输出被访问存储器的 20 位物理地址的最高 4 位(A19~A16) ,与 AD15~AD0 一起构成访问存储器的 20 位物理地址。当 CPU 访问 I/O 端口时,A19~A16 保 持为“0 ”。而在其他时钟周期,则用来输出状态信息。其中,S6 为 0,用来指示

文档评论(0)

gooddoc + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档