第4讲_系统控制模块与GPIO.ppt

对本部分的要求 掌握PLL、VPB的设置方法 掌握引脚连接模块与GPIO模块的使用方法 1 锁相环（PLL） 锁相环（PLL） PLL内部结构 PLL内部结构 PLL相关寄存器 PLL相关寄存器 PLL相关寄存器 PLL相关寄存器 PLL频率计算 锁相环（PLL）计算流程 锁相环（PLL）计算实例 锁相环（PLL）注意要点 2 VPB分频器 VPB分频器 VPB分频器 VPB分频器相关寄存器 VPB分频器相关寄存器 系统时钟初始化——启动代码实例 系统时钟初始化——启动代码实例 系统时钟初始化——启动代码实例 系统时钟初始化——启动代码实例 3 引脚连接模块 概述 外部存储器寄存器描述——PINSEL0 外部存储器寄存器描述——PINSEL0 外部存储器寄存器描述——PINSEL1 外部存储器寄存器描述——PINSEL2 外部存储器控制器概述——PINSEL2 外部存储器控制器概述——PINSEL2 外部总线设置 使用示例——将P0.8、P0.9设置为TxD1、RxD1 注意 4 GPIO 特性 应用 引脚描述 LPC2103只有1个32位的通用I/O口P0[31：0]，由于与引脚的其它功能复用，在使用前要进行相关的引脚设置，然后才能进行操作。 其中，P0.27～P0.31是JTAG调试引脚，在复位时，如果DEBUG引脚为高，则P0[31：27]是不能作为GPIO使用的，只能作为JTAG调试引脚；反之，如果复位时DEBUG引脚为低，则P0[31：27]引脚可以由用户设置，此时，调试禁止。 引脚描述 GPIO相关寄存器描述——IOxPIN GPIO相关寄存器描述——IOxDIR GPIO相关寄存器描述——IOxSET GPIO相关寄存器描述——IOxCLR 使用GPIO注意要点 特殊：LPC2103 GPIO的模式 LPC2103的GPIO有两种模式：高速GPIO和低速GPIO（相对高速而言）。 高速GPIO的控制寄存器位于CPU的局部总线上，可进行高速的读写操作。 低速GPIO的控制寄存器是挂在VPB总线上。 表4.4所列寄存器是用来选择GPIO的操作模式。当GPIO0M位的值为0时，选择低速GPIO，当GPIO0M位的值为1时，选择高速GPIO。在使用引脚的GPIO时，必须选择GPIO的操作模式。 而表4.6所列是高速GPIO的相关寄存器，挂在局部总线上，对挂在局部总线上的这些寄存器的访问，就如访问片内存储器一样快速。 P0口作为高速GPIO使用时，将不能在调试环境下观察GPIO在VPB总线上的寄存器。 高速GPIO端口0除了一个32位的屏蔽寄存器之外，还有4个8位的字节屏蔽寄存器和2个16的半字屏蔽寄存器，它们有跟32位的屏蔽寄存器一样的功能，这些寄存器的描述如表4.19所示。 高速GPIO除了一个32位的方向控制寄存器之外，还有4个8位字节方向控制寄存器和2个16位半字方向控制寄存器。 它们的功能同32位方向控制寄存器一样，它们的描述如表4.14所示，这些寄存器可以使高速GPIO端口的访问速度更快。 高速GPIO除了一个32位的输出置位寄存器之外，还有4个8位字节输出置位寄存器和2个16位半字输出置位寄存器。它们的功能同32位输出置位寄存器一样，它们的描述如表4.11所示。 高速GPIO除了一个32位的输出清零寄存器之外，还有4个8位字节输出清零寄存器和2个16位半字输出清零寄存器。它们的功能同32位输出清零寄存器一样，它们的描述如表4.17所示，这些寄存器可以使高速GPIO端口的访问速度更快。 例：高速GPIO——LED灯闪烁控制实验 选择高速GPIO，控制LED灯闪烁 对应EasyARM2103实验板，此示例操作需要用短接JP4的P0.17、P0.18、P0.19、P0.20端口，输出控制LED1、LED2、LED3和LED4。 谢谢！ 保留 31:28 复位时，BOOT1引脚为低电平时，该位为1 为0时，P3.1作GPIO使用 为1时，P3.1作地址线A1使用 24 复位时，BOOT1:0引脚都为高电平时，该域为000，否则为111 控制P3.23/A23和P3.22/A2中的地址总线的数目 27:25 复位时，BOOT1:0引脚都为低电平时，该位为1 为0时，P3.0作GPIO使用 为1时，P3.0作地址线A0使用 23 1 当数据总线没有占用P2.31时： 为0时，P2.31作GPIO使用 为1时，P2.31作AIN5使用 22 1 当数据总线没有占用P2.30时： 为0时，P2.30作GPIO使用 为1时，P2.30作AIN4使用 21 0 当数据总线没有占用P2.29:28时： 为0时，P3.29:28作GPIO使用 为1时，保留 20 复位值 描述 PINSEL2 无 32位 16位