计算机电路基础 教学课件 作者 耿壮1 第10章.pptVIP

第 10 章 触 发 器 10.1 RS 触 发 器 10.2 主 从 JK 触 发 器 10.3 边 沿 D 触 发 器 10.4 不同触发器的转换 组合逻辑电路是没有记忆功能的逻辑电路，当输入信号一消失，其输出信号也随之消失。而在计算机电路中，还常常需要完成对信号的存储、记数和定时处理等功能，这些都需要具有记忆功能的逻辑电路——时序逻辑电路来实现。触发器就是构成时序逻辑电路的基本单元。 触发器能够存储一位二值信号，具有记忆功能。按照功能、电路结构和触发方式的不同，触发器可以分为不同的类型。本章主要介绍RS触发器、JK触发器、D触发器和T触发器的逻辑功能和电路结构。 10.1 RS 触 发 器 10.1.1 基本RS触发器 1. 用与非门构成的基本RS触发器 (1) 电路结构 用两个与非门构成的基本RS触发器如图10.1(a)所示。两个与非门的输入、输出交叉连接，就构成了基本RS触发器。它有两个输入端和两个输出端。输出端Q的状态代表触发器的状态。 (2) 功能分析 图10.1(b)是基本RS触发器的代表符号。以后用F表示触发器，符号图输入端靠近方框的小圆圈表示低电平触发，或称低电平有效。 2. 用与非门构成的基本RS触发器 10.1.2 钟控RS触发器 1. 电路结构 从前面介绍的基本RS触发器可以看出，基本RS触发器的输出状态直接受输入信号的控制。在实际应用中，为了协调各部分的动作，往往要求触发器按照一定的时间节拍把R、S端的状态反映到输出端。通常把这个外加的时间节拍称为时钟脉冲CP(Clock Pulse)。其电路如图10.4所示。 2. 功能分析 3. 存在的问题 由上述分析可知，这种触发器是在CP为高电平1时工作。在CP为高电平1期间，门G3、G4处于开启状态，若R、S发生多次变化将会引起触发器的状态也发生多次变化，降低了电路的抗干扰能力，因此这种触发器的应用受到了一定限制。 10.1.3 主从RS触发器 为了克服在CP=1期间R、S的变化引起触发器状态的变化的缺点，人们又设计了一种受某一时刻(时钟脉冲由高电平变为低电平或由低电平变为高电平)控制的触发器。 1. 电路结构 主从RS触发器的基本电路如图10.5所示。它由主触发器和从触发器组成。主、从触发器的结构均与同步RS触发器相同。同步脉冲CP通过门G9为主、从触发器提供两个互补的控制信号。 2. 功能分析 从同步RS触发器到主从RS触发器的这一演变，克服了CP=1期间触发器输出状态可能发生多次翻转的问题，但由于主触发器本身是同步RS触发器，所以CP=1期间主触发器的输出状态仍会随R、S状态的变化而多次发生改变，同时输入信号R、S仍然需要遵守约束条件RS=0。 10.2 主 从 JK 触 发 器 1. 电路结构? 直接置0、置1端平时为高电平。 2. 功能分析 (1) J=K=l (2) J=1，K=0 (3) J=0，K=1 (4) J=0，K=0 3. 存在的问题 主从JK触发器是一种电平触发器，在CP为高电平期间，若J或K的信号发生了变化，触发器的状态可能会发生一次错误性的翻转。在CP=1期间，由于输入端J或K信号的变化，只能使主触发器的状态改变一次的现象，称为主从JK触发器的一次翻转问题。 10.3 边 沿 D 触 发 器 1. D触发器 前面介绍的主从JK触发器功能比较完善，应用较多。它有两个输入端J和K，在有些场合下，在K端前面加一反相器再和J端相连，这样输入端就只有一个，常用D表示，这样的触发器称D触发器。D触发器的逻辑功能和JK触发器J、K端不同状态时的功能相同。 主从D触发器同样存在一次翻转问题。 现在用得较多的是边沿D触发器(也称为维持阻塞D触发器)。其电路如图10.8所示。 2. 电路结构 边沿D触发器由6个与非门组成。G1和G2构成基本RS触发器。 3. 功能分析 因此这种触发器在CP上升沿前接收信号，上升沿触发翻转，随之封锁输入信号。所以该电路不存在一次翻转现象。这一特点有效地提高了触发器的抗干扰能力，因而也提高了电路工作的可靠性。 现在所用触发器基本上都是集成电路触发器。 10.4 不同触发器的转换 10.4.1其他类型的触发器 1. T触发器 2. T′触发器 10.4.2 不同触发器的转换 1. 将JK触发器转换为D触发器 2. 将JK触发器转换为T触发器 3. 将D触发器转换为T′触发器 * 10.3 两