电子技术 教学课件 作者 王建珍 09.pptVIP

(b) 动作特点 设输入 ，移位寄存器中数码移动情况： * * 电子技术 在4个移位脉冲作用下，串行输入的 4 位数码 1101 全部存入寄存器。 (c) 工作波形 设移位寄存器的初始状态 ，各触发器输出端 在移位过程中的波形如下： * * 电子技术 (2) 双向移位寄存器：在控制信号作用下，可实现右移也 可实现左移。 * * 电子技术 由上图可得状态方程为： * * 电子技术 通过状态方程可得 * * 电子技术 ， 时， ，保持数据 时， ，数据左移 时， ，数据右移 时， ，并行置数 逻辑符号和功能表分别为： * * 电子技术 移位寄存器最常见的应用就是把并行数据（Parallel Data） 变为串行数据（Serial Data），或者把并行数据变回串 行形式。 * * 电子技术 串行至并行转换电路 * * 电子技术 并行至串行转换电路 将移位寄存器首尾相接，则构成环形计数器电路，如图所 示： * * 电子技术 假设电路的初始状态为 ，电路的转换图为： * * 电子技术 存在无效状态，所以需判断电路是否能自启动。 * * 电子技术 描述时序路逻辑功能的几种方法之间怎样转换？ 在异步二进制加法计数器中，若用时钟信号的上升沿触发，电路该如何修改？ 用JK触发器如何实现单向移位寄存器？ 思考题 * * 电子技术 The End * * * * * * * 4位二进制同步加法计数器如图所示 * * 电子技术 * * 电子技术 输出方程为 状态方程为 电路的状态转换图和时序图分别为下图所示 * * 电子技术 四位同步二进制加法计数器的状态转换图 * * 电子技术 四位同步二进制加法计数器时序图 * * 电子技术 常用的同步四位二进制加法计数器芯片为74161 74161的逻辑电路图 * * 电子技术 74161 逻辑符号图 * * 电子技术 计数器74161的主要功能有：异步清零功能；同步并行置数功能； 同步二进制加计数器；保持功能。 （1）异步清零功能 （2）同步并行置数功能 时， 时， 同理， 在CP达到上升沿后被置数。 （3）同步二进制加计数器 * * 电子技术 当 时， 实现二进制加法计数器的功能。 （4）保持功能 当 时， 4个Jk触发器的输入端都为0， 计数器保持原状态不变。 * * 电子技术 根据上述功能，可得功能表如下 2．同步二进制减法计数器 二进制减法计数规则： 　 当低位触发器全是0时,则再输入一个计数脉冲后（再 减1），则低位向高位借位。当低位向高位借位时，令高位 触发器的T=1 ，触发器翻转，计数减1。每计入一个脉冲 后，最低位状态翻转一次。 * * 电子技术 T触发器的驱动方程为 * * 电子技术 逻辑电路图 * * 电子技术 比较与二进制加法计数器的区别 3. 同步二进制加/减计数器（可逆计数器） 将加法和减法计数器综合起来，由控制门 进行转换， 得到可逆计数器。 * * 电子技术 常用的同步二进制加/减计数器芯片有单时钟同步二进制加 /减计数器74LS191和双时钟同步二进制加/减计数器 74LS193。其逻辑符号图如图所示。 * * 电子技术 异步计数器 1.异步二进制加法计数器 异步计数器在做“加1”计数时是采取从低位到高位逐位 进位的方式工作的，一般采用下降沿触发T’触发器组成， 将低位触发器的Q 端接至高位触发器的时钟输入端，当低 位触发器的输出由1变为0时，其Q端的下降沿正好可以作 为高位的时钟信号。 * * 电子技术 * * 电子技术 逻辑电路图 时序图 * * 电子技术 2. 集成异步十进制加法计数器 常用的集成异步十进制加法计数器有74290，其逻辑电路图 为 * * 电子技术 集成异步计数器74290能实现异步二－五－十进制计数， 主要有以下逻辑功能： * * 电子技术 （1）异步置0功能。 当 时， 无论有无计数 脉冲输入，计数器的输出均为0。 （2）异步置9功能。 当 时， 无论有无计数 脉冲输入，计数器的输出均为1，其优先级别高于异步置0。 （3）计数功能。 * * 电子技术 当 时， 74290处于计数 工作状态。 ① 若以CP0为计数脉冲， Q0为输出， 则构成一位二进制计数器， 也称为二分频电路。 ② 若以CP1为计数脉冲， Q3Q2Q1为输出， 则构成异