电子技术基础与实训 教学课件 作者 黎兆林 第6章 时序逻辑电路.ppt

第6章 时序逻辑电路 与组合逻辑电路不同，时序逻辑电路输出端的状态不仅取决于当时的输入状态，还与电路的原状态相关。因此，时序逻辑电路（简称时序电路）能够记忆电路的原状态。从结构上来看，时序电路是由组合电路和存储电路（记忆单元）两部分组成。从信号传输过程来看，其不仅有从输入端到输出端信号的正向传送，还有从输出端到输入端的信号反馈。时序电路的结构框图如图6-1所示。 6.1 触发器 知识点 RS触发器、D触发器和JK触发器的结构、原理和性能特点。 技能点 掌握触发器的使用方法。 6.1.1 RS触发器 1、基本RS触发器 （1）电路结构和逻辑符号 RS触发器由两个与非门G1与G2交叉连接而成。其逻辑电路、逻辑符号如图6-2所示，逻辑符号中 、 输入端的非号表示输入低电平为有效信号（负脉冲触发）。Q、 是一对互补的信号输出端。通常规定，以Q端的状态作为触发器的状态，如Q =1（ = 0）时称触发器为1状态，Q = 0（ = 1）时称触发器为0状态。因此，触发器有两个稳定的状态。 （2）电路的逻辑功能 用Qn表示触发器接收输入信号之前的状态，称为现态（初态）；Qn+1表示触发器接收输入信号之后的状态，称为次态。根据与非门的功能特点（“见0出1，全1出0”），可得到基本RS触发器的逻辑功能表如表6-1所示。所对应的简化功能表如表6-2所示。 其中 端被称为置位端（置1端）、 端被称为复位端（清0端）。不允许 = =0的输入状态出现，即基本RS触发器对输入信号有约束。 显然，基本触发器具有置1、置0以及保持的逻辑功能，对输入信号有约束。 （2）基本RS触发器的特征方程与时序图 1）特征方程。特征方程是触发器次态与输入信号、现态之间的逻辑关系式。根据表6-1，并考虑了输入信号的约束条件，可推导得基本RS触发器的特性方程为 Qn+1=S＋ Qn ＋ =1 （约束条件） （6-1） 2）时序图。反映了触发器状态与输入信号取值对应关系的图形称为时序图（即波形图）。与非门组成的基本RS触发器的时序图如图6-3所示。 或非门组成基本RS触发器的逻辑电路、逻辑符号如图6-4所示。由或非门的功能特点可知，该电路的有效输入信号为高电平（正脉冲触发），逻辑符号的输入端中没有非号。 2、同步RS 触发器 （1）同步RS触发器的结构和逻辑符号 在基本RS触发器的基础上，增加两个与非门G3、G4即可构成同步RS触发器。其逻辑电路、逻辑符号如图6-5所示。其中：CP为时钟脉冲输入端，S、R分别为置位输入端、复位输入端；Sd、Rd分别称为直接置位端、直接复位端（均为低电平有效），其不受CP的控制，可以直接将触发器置位或复位，同步触发器正常工作时应使Sd=Rd=1。 （2）同步RS触发器的功能特点 当CP=0 时，G3、G4被封锁，其输出均为1，基本触发器处于保持状态，S、R输入端状态的变化对触发器状态无影响，输出状态保持不变。 当CP=1时，触发器处于工作状态，S、R端的输入信号直接控制触发器的状态。同理分析，可得其逻辑功能如表6-3所示。 显然，同步RS触发器的输入信号为高电平有效，两个输入端的信号不允许同时为高电平。 由此可以推导得同步RS触发器的特性方程为： Qn+1=S＋ Qn CP=1时有效 RS=0 （约束条件） （6-2） 同步RS触发器的时序图： 1、JK触发器 同步RS触发器的R、S之间有约束，不允许出现R和S同时为1的情况，从而限制了它的应用。将同步RS触发器按图6-7a所示形式连接，并将输入端S、R分别改为J、K，则构成JK触发器。 JK触发器的特性方程为 Qn+1= CP=1时有效 （6-3） JK触发器的功能特点为： ① 具有保持、置1、置0以及翻转的逻辑功能（功能齐全），输入