电子技术教学课件 作者 王金花 王树梅 孙卫锋 第8单元组合逻辑电路.ppt

为8个编码输入端，低电平有效； 为3个编码输出端，采用反码形式输出。 、YS、 均为使能端用于芯片的功能扩展。 为选通输入端，YS为选通输出端， 是扩展输出端。 2．10线—4线优先编码器74LS147（二—十进制优先编码器） 10线—4线优先编码器也称为二—十进制优先编码器。一位十进制数用4位二进制数来表示的编码方式称为二—十进制编码，简称BCD码，常用的BCD码是8421BCD码。完成BCD码编码的电路称为二—十进制编码器。 10线—4线优先编码器74LS147 的引脚图及逻辑符号 项目五　译码器的识别及应用 （一）二进制译码器 将输入的n位二进制代码译成相应的2 n个输出信号的电路，称为二进制译码器。 输 入 输 出 A1 A0 Y3 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 2线—4线译码器逻辑图 输入端EI为使能控制端，低电平有效。 （二）集成3线—8线译码器74LS138 74LS138的真值表 例：用3/8线译码器74LS138和两个与非门实现全加器。 解 全加器的函数表达式为： 将输入变量Ai、Bi、 Ci-1分别对应地接到译码器的输入端A2、A1、A0，由上述逻辑表达式及74LS138的真值表可得： 因此得出： 接线图： （三）集成二—十进制译码器74LS42 把二—十进制代码翻译成10个十进制数字信号的电路，称为二—十进制译码器。 二—十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二—十进制译码器有4根输入线、10根输出线，所以又称为4线—10线译码器。 集成二—十进制译码器74LS42的引脚排列及逻辑功能示意图 D 输 入 输 出 A3 A2 A1 A0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 2 0 0 1 0 1 1 0 1 1 1 1 1 1 1 3 0 0 1 1 1 1 1 0 1 1 1 1 1 1 4 0 1 0 0 1 1 1 1 0 1 1 1 1 1 5 0 1 0 1 1 1 1 1 1 0 1 1 1 1 6 0 1 1 0 1 1 1 1 1 1 0 1 1 1 7 0 1 1 1 1 1 1 1 1 1 1 0 1 1 8 1 0 0 0 1 1 1 1 1 1 1 1 0 1 9 1 0 0 1 1 1 1 1 1 1 1 1 1 0 74LS42真值表 （四）显示译码器 用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 1．数码显示器 数码显示器简称数码管。包括半导体发光二极管（LED）数码管和液晶数码管（LCD） 2．集成显示译码器 七段显示译码器74LS48 显示译码器真值表 真值表仅适用于共阴极LED 74LS48的逻辑功能 A3 ?A2 ?A1 A0 a b c d e f g 功 能 显 示 0 × 1 × × × × 1 1 1 1 1 1 1 试灯（全亮） × × 0 × × × × 0 0 0 0 0 0 0 熄灭（全灭） 1 0 0 0 0 0 0 0 0 0 0 0 0 0 灭0 74LS48的逻辑功能测试 七段显示译码驱动电路 多位数码显示系统 1、编码、译码及显示实验电路 (五)译码器的应用 图8-49 用译码器74LS138构成全加器 2、用译码器构成数据分配器 数据分配器又叫多路分配器。它是将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。通常数据分配器有1根输入数据线、n根选择控制线和 根输出线，称为1路—2n数据分配器。 由于译码器和数据分配器的功能非常接近，市场上没有集成数据分配器产品，只有集成译码器产品，当需要数据分配器时，可以用译码器改接。 1路-4路数据分配器 A1A0为地址变量 例8-5 用译码器设计一个1线—8线数据分配器。 解：设计电路如图所示。数据分配器的真值表见下表。 地址选择信号 输出 A2 A1 A0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 D?=?D0 D?=?D1 D?=?D2 D?=?D3 D?=?D4