电子技术教学课件 作者 王金花 王树梅 孙卫锋 第9单元触发器和时序逻辑电路.ppt

（一）计数器 1．二进制计数器 （1）异步二进制计数器 异步计数器的计数脉冲CP不是同时加到各位触发器上。最低位触发器由计数脉冲触发翻转，其他各位触发器由相邻低位触发器输出的进位脉冲来触发，各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。这种引入计数脉冲的方式称为异步工作方式。 ① 电路组成 ② 工作原理 在计数脉冲的作用下，计数器状态从000变到111，再回到000。按照3位二进制加法计数规律循环计数，最多计8个状态。3个触发器输出 即为 3位二进制数，故该电路称为三位异步二进制加法计数器。 计数脉冲CP 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 三位异步二进制加法计数器的状态表 三位异步二进制加法计数器的时序图 由时序图可以看出，CP、 、 、 各信号的频率依次降低1/2，故计数器又称为分频器。 、 、 各波形频率依次为CP脉冲的二分频、四分频、八分频。 （2）异步二进制减法计数器 将三位加法计数器中低位触发器的输出端 依次接至相邻高位触发器的控制端C，可构成三位异步二进制减法计数器 . 三位二进制异步减法计数器状态表 0 0 0 0 1 1 1 1 2 1 1 0 3 1 0 1 4 1 0 0 5 0 1 1 6 0 1 0 7 0 0 1 8 0 0 0 三位异步二进制减法计数器的时序图 2．十进制计数器 十进制计数器是在二进制计数器的基础上得到的，因此也称为二—十进制计数器。 四位二进制计数器有16个稳定状态（0000～1111），可用其中的十个状态分别对应每一位十进制数的0～9共10个数码。这种用一组四位二进制数来表示一位十进制数的编码方式称BCD码。常用的BCD码是“8421”码，它用0000～1001前10种状态表示0～9 十个数码。 8421码十进制加法计数器状态表 CP 8421码 十 进 制 数 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 0 0 0 0 0 。 选用4个下降沿触发的JK触发器F0、F1、F2、F3构成电路，采用同步触发方式，分析状态表9-20可知，该十进制计数器电路应具有以下电路特点。 从状态表可以看出，与二进制加法计数器相比较，第10个脉冲到来后不是由“1001”变成“1010”，而是恢复到“0000”状态，即要求第二位触发器F1不能翻转，保持“0”态，第四位触发器应翻转为“0”态。 十进制计数器电路应具有以下电路特点 。 一位同步十进制加法计数器的逻辑电路图 （二）集成计数器 1．集成异步二—五—十进制计数器74LS290 (1)74LS290的内部电路 74LS290的内部电路由4个触发器组成，由F0构成二进制计数器，由F1、F2、F3构成五进制计数器，能实现异步二进制、五进制、十进制计数功能。通过变换外部电路它可以灵活地组成其他各种进制的计数器。 (2)74LS290的引脚排列图及逻辑功能示意图 (3)74LS290的引脚功能 (4)74LS290的逻辑功能 （5）74LS290的应用 二进制计数器电路 五进制计数器电路 8421码十进制计数器电路 两片74LS290构成的100进制加法计数器 2.集成同步二进制加法计数器74LS161 （1）74LS161的引脚排列图及逻辑功能示意图 （2）74LS161的各引脚功能 （3）74LS161的逻辑功能 输 入 输 出 × 0 × × × 0000 （异步清零） ↑ 1 0 × × （同步置数） ↑ 1 1 1 1 计数 × 1 1 0 × 保持 × 1 1 × 0 保持 集成同步计数器74LS161的主要功能如下 解：① 用异步清零法。异步清零法是利用计数器的清零端 使M进制计数器在顺序计数过程中跳越M—N个状态（M＞N）提前清零，使计数器构成N进制计数器。电路连接如图所示。令 因为N?=?7，而且清零不需要CP配合，七进制计数器状态中的0111为暂时状态，不需等到CP到来，直接进入0000状态。当74LS161顺序计数到0111时，计数器应回到0000状态。所以将74LS161输出端Q3、Q1、Q0通过与非门接至其复位端 提前清零，构成七进制计数器。 例9-2 用74LS161构成七进制计数器 ② 用同步预置数法。同步预置数法与异步清零法原理基本相同，二者的主要区别在于：异步清零法是利用芯片的复位端 清零，而同步预置数法是利用芯片的预置