高速设计check list-勇敢的稻草人.pdfVIP

分类 具体项目 是否已检 查 理解高速电路的含义 （主要为信号边沿速率决定） 基 掌握传输线理论 （高速下才会导致传输线效应） 础 了解SI 中常见的问题：反射，过冲，串扰，时序错误及 理 EMI，以及常用的解决方法 论 重点分析反射的原理，串扰的原理，以及时序系统的计 算，特别是内同步时序的计算原理 反射主要在阻抗控制和走线上加以约束，因此在前期的 叠层设计开始就应确定整个系统的阻抗设计 串扰不但需要关注相邻走线间的串扰，还需要小心相邻 层间的串扰，需理解信号返回路径以最低阻抗传导的原 则 EMI 较难控制，因此在设计过程中因多注意EMC 的设计 掌握电阻，电容，电感，磁珠等电子器件的应用及选用 原理 电容的选择需要考虑其降额，温度敏感等，特别靠近CPU 的电容需要选择对温度不敏感的电容；退耦电容需考虑 ESL 与分布电感的存在，另外退耦半径也需要考虑 电阻的选型需要考虑其功耗，还有阻值的大小综合考虑 匹配需要和实际选用 磁珠选型应考虑其转换点频率，以及额定电流与直流压 降的存在 掌握高速设计的PCB 叠层设计，布局，走线的初步理论 定义PCB 板的地，电源电压，仿真所需网络即可 检查IBIS 模型是否正确， （确认模型中的判决电平与器 件的数据手册给定值一致）转换IBIS 库到DML 文件格式 前 并加载 仿 器件类型属性正确设置 真 正确的PINUSE 属性 正确的仿真参数设置 利用规则约束器抽取拓扑进行前仿真，所抽取的网络必 须都已加载正确的器件模型 对应器件的不同驱动模式，抽取的器件模型需要再确认， 同时需修正器件模型的判决电平（驱动器和接收器都需 要） 仿真模式一般以最恶劣情况fast 下来仿真 根据不同信号线设置不同的仿真波形参数 时序仿真的缓冲模式应选择：on-the-fly 飞行时间以软件自动测得为准 时钟信号的飞行时间测量应该将判决电平设置为 Vmeans ，而其他信号的飞行时间测量判决电平设置以芯 片手册提供的Vih,Vil 为准 对于数据信号的反射分析需考虑到 CPU 读和写 SDRAM2 种状态，读的时候 CPU 端为接收端，参考的数据指标为 IMX258 数据手册，而当写状态时，参考的数据指标为 SDRAM 的数据手册。 对于窜扰的仿真需要选择couple traces ，并且为耦合线设 置正确的参数，包括介质厚度，介电常数，线宽以及与 邻近走线间距，其中从上往下顺序为：d2-trace-d1 串扰仿真的pattern 选择最坏情况，custom 的驱动端为侵 扰源 串扰仿真需要仿真受害端分别为QiH 和QiL 两种情况下的 仿真 串扰的结果需考察受害网络的远端和近端干扰值均未超 标 提取拓扑，执行仿真后保留结果图片，以便指导后续布 局布线 仿 参考器件datasheet查看相应器件的AC过冲指标，判断过 真 冲 分 若过冲，在叠层设计还为完成前，可以通过改变传输线 析 阻抗来匹配，得到一个最优的传输线阻抗方案，产生线 及 宽的约束方案 处 可以通过将串扰值叠加在信号高低电平值上来判断串扰 理 的干扰大小是否在容忍度内，以未引起过冲或者逻辑错 误