数字逻辑原理与应用 教学课件 作者 郭军 第5章 2.pptVIP

5.3 同步时序电路的结构与分析 5.3.1 同步时序电路的结构 图5.20（a）是一个可控二进制计数器，采用2个正沿触发的D触发器构成记忆电路。当输入信号X＝l时，在时钟脉冲CP的正沿作用下，计数器开始计数，计数顺序是00—10—01—11－00—…（数字的左右位分别为D触发器1、2的状态）；当X＝0，触发器输出Ql、Q2保持原有的状态不变。 组合逻辑电路的输入也包括外部输入和内部输入，外部输入Xl，…，Xn也就是整个时序电路的输入，而内部输入yl…yr为存储电路的输出。存储电路能够用来存储二进制信息。组合电路经内部输出到存储电路，再从存储电路经内部输入又回到组合电路，从而形成一个反馈通路。因此，时序电路的外部输出Z和内部输出Y成为外部输入x与内部输入y的函数。 在同步时序逻辑电路中，时钟信号的间隔不能太短，即在前一个时钟信号作用下，电路必须稳定地进人新的状态后下一个时钟信号才能到来，否则，电路的状态将可能发生混乱。 组合电路和记忆电路之间存在反馈关系是时序电路的一个特点。组合电路的输出和输入的关系可用的逻辑表达式来描述。由于记忆电路的输出不仅取决于当时的输入而且还取决于过去的输入，而两者又不发生在同一时刻，因此对它的描述就要用到激励表、状态表及状态图等工具。 由上