可编程逻辑实验报告.docVIP

  1. 1、本文档共17页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
西安邮电学院可编程逻辑实验报告 系 别 学 号 成 绩 实验日期 班 级 姓 名 教师签字 实验名称 一:实验目的 二:实验所用仪表及主要器材 三:实验原理简述(原程序、真值表、原理图) 四:实验测量记录(数据、仿真波形图及分析、原程序分析、硬件测试实分析) 五:实验心得(实验中问题的解决方法等) 实验 1 用原理图输入法设计门电路 一:实验目的 (1)掌握PLD芯片的基本使用方法,熟悉EAD软件MAX+plus2操作; (2)学会利用软件仿真和硬件实现对数字电路的逻辑功能进行验证和分析; (3)能够利用CPLD器件开发具有基本与非逻辑功能的数字电路。 二:实验所用仪表及主要器材 PC、可编程逻辑实验电路板、下载线、USB电源线、双踪示波器、数字万用表、导线若干。 三:实验原理简述(原程序、真值表、原理图) 用原理图输入法完成以下逻辑表达式的电路设计,要求编译仿真并下载验证其功能: ① ② 真值表: A B C D 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 A B 0 0 1 0 1 1 1 0 1 1 1 0 电路图: ① ② 四:实验测量记录(数据、仿真波形图及分析、原程序分析、硬件测试实分析) 仿真波形图: ① ② 实验 3 组合逻辑电路设计(一)——编译码器设计 一:实验目的 (1)熟悉组合逻辑电路的VHDL语言描述方法; (2)掌握利用CPLD器件实现组合逻辑数字电路的方法和过程。 (3)熟悉掌握“case”语句与“if…else…”语句的用法。 二:实验所用仪表及主要器材 PC、可编程逻辑实验电路板、下载线、USB电源线、双踪示波器、数字万用表、导线若干。 三:实验原理简述(原程序、真值表、原理图) 设计下面代码转换电路: 数 字 输入 输出 数 字 输入 输出 (8421BCD码) (余3码) (8421BCD码) (余3码) 0 0 0 0 0 0 0 1 1 5 0 1 0 1 1 0 0 0 1 0 0 0 1 0 1 0 0 6 0 1 1 0 1 0 0 1 2 0 0 1 0 0 1 0 1 7 0 1 1 1 1 0 1 0 3 0 0 1 1 0 1 1 0 8 1 0 0 0 1 0 1 1 4 0 1 0 0 0 1 1 1 9 1 0 0 1 1 1 0 0 源程序: 四:实验测量记录(数据、仿真波形图及分析、原程序分析、硬件测试实分析) 仿真波形: 实验4 组合逻辑电路设计(二)—三态门、数选器、逻辑运算器 一、实验目的 (1)掌握三态门、数选器、逻辑运算器三种组合逻辑电路的设计方法,及其VHDL描述方法。 (2)掌握利用CPLD器件开发组合逻辑电路的方法。 二、实验所用仪表及器材 PC,可编程逻辑实验电路板,下载线,USB电源线,双踪示波器,数字万用表,导线若干。 三、实验原理描述 注意事项 有时程序代码虽然简单,但是占用器件资源却多;相反,有时程序代码虽然复杂,但是占用器件资源却少。因此,不能简单地用程序代码简单还是复杂来判断程序代码的优劣,而是要对程序代码进行综合评价,才能得以比较科学的理论。 Std_logic数据类型,除“0”、“1”外,还有其他值,用others穷尽所有可能的组合值。 结构体“with-select”是并行选择信号赋值语句。与case语句相似,不允许条件重叠和涵盖不全。要用“when others”代表其他值,一穷尽所有可能值。 编程要根据要求及真值表,要考虑输入所有可能出现的情况,尽量简洁。 建立功能仿真波形时,要穷尽输入所有逻辑组合情况。 下载后测试电路功能时,要验证真值表里的所有逻辑组合情况。 四、实验内容 (1)设计一个多数表决电路,要求:1、当输入A、B、C、D有三个或三个以上为1时输出F为1 ;输入为其他状态时输出为0。2、写出实验内容的真值表及逻辑表达式。3、编写出实现该电路的VHDDL程序。4、用MAX+plus2进行仿真。5、将编好的程序下载到CPLD芯片里,观察结果。 真值表 A

文档评论(0)

lyx20140909 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档