毕业设计论文_基于FPGA的数字时钟设计.docVIP

基于FPGA的数字时钟设计 目 录 摘 要 1 Abstract 2 第一章 绪论 1 1.1. 选题意义与研究现状 1 1.2. 国内外研究及趋势 1 1.3. 论文结构 2 第二章 编程软件及语言介绍 3 2.1 Quarters II编程环境介绍 3 2.1.1 菜单栏 3 2.1.2 工具栏 8 2.1.3 功能仿真流程 9 2.2 Verilog HDL语言介 10 2.2.1 什么是verilog HDL语言 10 2.2.2 主要功能 11 第三章 数字化时钟系统硬件设计 13 3.1 系统核心板电路分析 13 3.2 系统主板电路分析 15 3.2.1 时钟模块电路 15 3.2.2 显示电路 15 3.2.3 键盘控制电路 17 3.2.4 蜂鸣电路设计 17 第四章 数字化时钟系统软件设计 18 4.1 整体方案介绍 18 4.1.1 整体设计描述 18 4.1.2 整体信号定义 19 4.1.3 模块框图 20 4.2 分频模块实现 20 4.2.1 分频模块描述 20 4.2.2 分频模块设计 20 4.2.3 分频模块仿真 21 4.3 计时模块实现 21 4.3.1 计时模块描述与实现 21 4.3.2 计时模块仿真 23 4.4 按键处理模块实现 23 4.4.1 按键处理模块描述 23 4.4.2 按键去抖处理模块设计 24 4.4.3 按键模块