一种基于TMS320VC33 DSP的通用图像处理系统设计.docVIP

摘要：? 介绍了一种以美国TI公司推出的浮点DSP—TMS320VC33为处理器的通用图像处理系统，阐述了该系统的硬件设计思想及软件开发流程。该系统具备良 好的算法通用性，是一种优良的图像处理平台。关键词：? 图像处理；DSP 1?引? 言 ??? 为了实现实时采集摄像机视场中的图像数据并完成相应的图像处理算法运算的任务，我们选择了美国TI公司TMS320系列中一款浮点型DSP— TMS320VC33作为信号处理器核心，研制开发出一种图像处理算法可灵活加载的通用图像处理系统。该系统能处理50场/秒的，图像分辨率 256×288至768×288可调的标准电视图像信号。用户只需要通过修改算法软件，便可以在此硬件平台上运行该算法。本系统可提供实验室图像处理算法 研究及产品开发。 2?TMS320VC33的特点 ??? TMS320VC33是TI推出的TMS320C3X浮点DSP中最新的一款32位高性能数字信号处理器。指令周期分13ns和17ns两种，单周期完成 32位整数、40位浮点乘法运算，DSP工作在75MHz主频时，运算能力达150MFLOPS（Million Floating-Point Operations Per Second）；片内34K×32bit SRAM，组织为2个16K和2个2K的块；片上集成一个同步串口，两个32bit的定时器，一个DMA通道；总存储空间为16M×32bit，程序、数 据和I/O空间都包含在这16M空间中，可以按照不同的要求采用不同的方法进行分配地址，从而可以达到最大的存储器利用率；具有程序引导装载功能 （Bootloader），可以在系统复位后，方便的将程序数据从慢速的外部存储器中装载到快速的片内RAM中运行；支持IEEE Std 1149.1（JTAG）标准；0.18-um工艺，1.8V核心电压，3.3V I/O电压；低功耗（200mW@150MFLOPS）。??? 该款DSP将浮点运算与定点运算结合起来，具有更高的运算精度，并且具有较高的运算速度，性价比高，尤其适用于信号处理、图像处理等领域。 3?基于TMS320VC33的图像处理系统硬件设计 3．1? 系统整体硬件构架??? 系统从摄像机输入PAL制式的视频信号，通过视频信号输入与复合模块进行同步分离、A/D转换。同步分离产生的同步信号作为系统的基准时序信号，在 CPLD时序电路中进行图像行列计数；A/D输出12位高质量数字视频图像。图像数据根据奇偶场分别存储在图像双口RAM的上下半区中。DSP在每场正程 从图像双口RAM中读取图像数据进行处理，在场逆程DSP将处理的结果以及相关数据写入图形显示双口RAM，在时序电路和视频复合电路配合下将上述信息显 示到监视器上，完成实时图像处理任务。系统状态的启动、结束，图像算法选取及参数的设置是位于PC机上的控制程序通过RS232串口来进行控制。 系统复位时从FLASH中加载程序。??? ?系统方案设计时，考虑了系统数据处理的实时性、硬件系统的规模、系统调试难度等诸多因素，系统整体框架如图1所示。 ?图1? 系统硬件整体结构框图 3．2? DSP小系统??? 系统使用15MHz晶体作为DSP外部时钟输入，内部锁相环使用×5模式（CLKMD0=CLKMD1=1），系统工作主频75MHz。??? TMS320VC33总存储空间为16M×32bit，程序、数据和I/O空间都包含在整个16M空间中，同一编址。考虑系统主要处理对象是数字图像信 号，要求较大的系统程序和数据空间，片内RAM是通常不能满足系统要求，因而在DSP片外做存储器扩展。??? DSP连接了2个CY7C1041V33 256K×16bit SRAM，一个SST39VF400A 256K×16bit FLASH，1个IDT70v09 128K×8bit双口RAM和一个用于图形显示的IDT70v08 64K×8bit双口RAM。2个CY7C1041V33 256K×16bit SRAM按照数据位扩展方式连接，扩展成为256K×32bit。??? DSP采用Microcomputer/Bootloader工作模式（ = 1）。3．3? 系统时序控制电路??? 系统时序由一片Xilinx XC95144XL CPLD产生、控制和管理。硬件电路完成的主要功能有：?产生系统行列计数信号为视频图像( 水平、垂直方向定时信号，提供图像存储器行列地址；产生系统奇偶场信号，用于实现图像存储器按场在上下半区来回切换读写。?·产生DSP外部存( 储器的接口信号：地址译码选通信号，写脉冲信号，读信号等。?·实现用户自定义端口。(?·实现图形信号的并串转换。(?·产( 生复位信号和复位后的系统自举需要的中断脉冲信号。3．4? 存储