电工学下册电子技术课件教学配套课件林珊第7章.pdfVIP

第7章 时序逻辑电路 7.1 双稳态触发器 7.2 时序逻辑电路的分析 7.3 寄存器 7.4 计数器 7.1 双稳态触发器 7.1.1 RS触发器 1.基本RS触发器 (1) 电路构成 基本RS触发器由两个与非门G 和G 的输出端和输入端 1 2 交叉连接而成，其电路构成如图7-1a所示。 图7-1 基本RS触发器 (2)工作原理 当R =0 、S =1时，由图7-1a可知，此时逻辑门G 的R D D 2 D 端加负脉冲后，按与非门的逻辑关系有=1；该信号反馈到逻辑门G 的 1 输入端，而SD 为1，故触发器的输出端Q为低电平，即触发器处于“0” 态；同时触