EDA技术与Verilog HDL设计报告- DSPBuilder的AM 2ASK  2FSK信号调制的实现 .doc

编号： EDA技术与Verilog HDL 设计报告 题 目： DSPBuilder的AM 2ASK 2FSK信号调制的实现 院 （系）： 计算机与控制学院 专 业： 控制理论与控制工程 学生姓名： 潘 鑫 龙 学 号： 112081205 同 作 者： 李 娇 指导教师： 潘 明 职 称： 副教授 题目类型： 理论研究 实验研究 ( 工程设计 工程技术研究 软件开发 2011 年 11 月 29 日 摘 要 （内容采用小四号宋体）AM幅度调制信号发生器的设计是基于双DDS信号发生器以及乘法器混频的设计。本设计采用从Quatuse到MATLAB—Simulink的交互软件——DSP_Building设计。所用的主要器件有：Constant、Input、Output、Bus Concatenation、AltBus、Adder、Delay、LUT、Multiplexer、Product、Bus Conversion、Signal Compiler、Scope（仿真器件）。其中调制信号由DDS信号源与调制度m相乘得到，并且通过信号上移保证调制波的单号性（全“+”），载波同样由另一路DDS信号发生器产生，并且其信号的频率为调制波信号的数倍（主要由DDS中的递增量决定）。将二者用乘法器调制为所需的AM波。对比2005年的电赛本设计，本设计扩展了2ASK和2FSK调制并且增加了原DDS输出，并且在设计中试用了不同的数据传输处理模式。最终完成Matlab和Quatuse的双仿真并下载仿真，经验证设计指标满足要求。 关键词： AM调幅波、AM调制波、载波、混频、DDS信号发生器、多路选择器 Abstract AM amplitude modulation signal generator design is based on dual DDS signal generator and the multiplier mixer design. This design uses the MATLAB-Simulink from Quatuse interactive software - DSP_Building design. The main components used are: Constant, Input, Output, Bus Concatenation, AltBus, Adder, Delay, LUT, Multiplexer, Product, Bus Conversion, Signal Compiler, Scope (emulation device). Which modulated signal from the DDS signal source and the modulation m multiplied, and modulated by the signal wave on the move to ensure that a single number of (full, ), the carrier the same way by another DDS signal generator, and the frequency of the signal modulated wave signal several times (mainly determined by the amount of increase in DDS). Multiplier will be used both for the desired AM modulation wave. Comparison, in 2005 the power game of the design, the design extends 2ASK and 2FSK modulation and increased raw DDS output, and the design of the trial in a different data processing mode. The final completion of the double-simulate Matlab and Quatuse