计算机组成原理形成性考核作业.docVIP

下载本文档

48
0
约5.92千字
约 5页
2017-08-14 发布于河南
举报
版权申诉

计算机组成原理形成性考核作业.doc

1、本文档共5页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

形成性考核作业第3章一、说明串行进位和并行进位方式的不同之处。（P.61.）答：串行进位中进位是逐级形成的，每一级的进位直接依赖于前一级的进位，延迟时间较长，但节省器件，成本低。并行进位中，各位进位信号都有独自的进位形成逻辑，每位进位信号的产生时间都相同，与低位进位无关，可有效地减少进位延迟时间。但这是以增加逻辑线路为代价的。二、用变形补码计算[X]补+[Y]补，并判断是否溢出，是正何种溢出。答：（1）[X]补=00,110011 [Y]补=00,101101 [X]补+[Y]补 = 01,100000，正溢出（2）[X]补=11,001101 [Y]补=11,010011 [X]补+[Y]补 = 10,100000，负溢出三、用变形补码计算[X]补－[Y]补，并判断是否溢出，是何种溢出。（1）[X]补=00,110011 [Y]补=00,101101 [-Y]补=11,010011 [X]补- [Y]补 = [X]补+[-Y]补 = 00,000110 无溢出（2）[X]补=11,001101 [Y]补=11,010011 [-Y]补=00,101101 [X]补- [Y]补 = [X]补+[-Y]补 = 11,111010 无溢出四、用无符号数一位乘法计算X * Y，写出规范的运算过程。（P.74. ）（绿色数字代表部分积，紫色代表部分积进位，红色是被乘数，褐色是乘数）答： X=1001 Y=1101 B（被乘数） 1001 Ca A （部分积） C（乘数） 0 0000 1101 0 0000 1101 +B 1001 C0= 0 1001 0100 1110 +0 0000 C0= 0 0100 0010 0111 +B 1001 C0= 0 1011 0101 1011 +B 1001 C0= 0 1110 0111 0101 X * Y 五、用无符号数不恢复余数法求X÷Y，写出运算过程，分别给出求得的尚和余数。（P.76. ）答：（红色是被除数，褐色是除数） X Y=1011 B（除数） 01011 [-B]补=10101 A （被除数高位） C（被除数低位） 00010 1001 初始状态 - 00101 0010 A、C左移一位 +） -B 10101 减除数 A0 11010 0010 A0,商0,下步左移后+B - 10100 0100 A、C左移一位 +） +B 01011 加除数 A0 11111 0100 A0,商0,下步左移后+B - 11110 1000 A、C左移一位 +） +B 01011 加除数 A0 01001 1001 A0,商1,下步左移后-B - 10011 0010 A、C左移一位 +） -B 10101 减除数 A0 01000 0011 A0,商1 余数