CMOS读书报告.docVIP

CMOS技术发展 1947年晶体管的发明引起了一次新的技术革命，使人类开始进入电子时代。1960年金属-氧化物-半导体场效应晶体管〔MOSFET〕研制成功，第一个MOS工艺技术是PMOS，在20世纪70年代初期，NMOS取代了它们，这是由于电子具有更高的迁移率。从20世纪70年代到20世纪80年代初期，电阻负载及增强耗尽（E/D）NMOS技术被广泛生产中使用，同双极技术比较，MOS技术被认为便宜（对于电阻负载电路只需5次光刻，对于E/D负载电路只需7次光刻）及具有高密度（每芯片含1000到20，000门范围内），但在几兆赫数字时钟脉冲下工作相当慢，随着密度从1000增加到10，000门，所需的芯片功率从几百毫瓦增加到几瓦。一般说来，如果一个芯片功率耗散3到5瓦，可用空气冷却但需相对昂贵的陶瓷封装。高于5瓦，要求水冷却，为了使用便宜的塑料封装，芯片必须耗散低于几瓦。显然，如果当达到另一数量级密度时，芯片冷却就成为主要问题。 互补逻辑想法是由Wanlass和Sah于1963年首提出。他们的器件显示出每级门延迟超过100ns，早期的工作由RCA公司领先，该公司在1966年第一次演示了MOS　IC的性能，这些技术不是很密集而且很慢。这些器件还容易引起闩锁效应。因为当时还没有研制出硅局部氧化工艺（LOCOS），采用了保护环，这就占有大的面积和大的电容。在20世纪70年代初期CMOS受到嘲弄，并且主要用在玩具，手表和计算器等这样慢速中以容忍的领域及若干基于军用领域，这是由于它的功率耗散小及噪声容限大。硅的局部氧化工艺的发明，可动离子电荷的降低，离子注入的引入（此技术能提供阱浓度和阈值电压的精确控制），以及光刻技术的改进已戏剧性地改善了CMOS可接受性。 CMOS做为一个反相器具有基本优点：不论输入端是处于高电平还是低电平，只有一个晶体管处于导通状态。仅当开关瞬变过程耗散适当的功率。这功率部分是电容充电电流引起的，它可以表示为： 　　　 式中为在任一给定时间处于开关状态的门平均数，为平均结点电容以及Vswing为逻辑高电平与低电平之间的电压差。在开关瞬变期间两个晶体管都导通引起另一附加电流。由于在任意给定时钟脉冲周期只有很小一部分处于开关状态，所以CMOS功率耗散是远低于NMOS功率耗散。封装成本的降低和密度的惊人地增加完全抵消了CMOS要求附加工艺复杂性的成本。因此，CMOS成为当今主导的半导体技术。 在20世纪70年代中期，3um CMOS技术是当时最新的技术，虽然相对于当今的亚微米和深亚微米技术它是很老的，但是现代的CMOS技术主要是这类基本技术的进一步扩展。基本的3μm工艺性能通过器件等比例缩小可戏剧性地得到改善。在这种方法中，通过缩小器件中各种物理长度可得到速度和封装密度的改善。根据下表中所示的等比例缩小规则可构筑几种方案。电源电压可降低1/K倍，晶体管宽度，长度，氧化物厚度及结深全部可降低1/λ倍。沟道中搀杂增加λ2/K倍，所提出的等比例缩小方法论之一是恒定电场等比例缩小。这个方法意图是保持晶体管中电场不变，仍为它们的长沟道情况的数值。为了做到这一点，K被设定等于λ。于是，对于一级近似，如果W保持固定不变，那么如下述2方程所给定的MOSFET驱动电流并不改变。在这种方法中，速度增加由两个原因引起的：电压摆幅降低和必须驱动的电容因更小的器件尺寸而缩小。 MOS晶体管归一化等比例缩小理论 参数 变量 等比例缩小因子 几何尺寸 W L, tox, X; 1/λ 电势 Vds, Vgs 1/k 搀杂浓度 Na, Nd λ2/k 电场 ξ λ/k 电流 Ids λ/k2 门延迟 T k/λ2 1/λ是几何尺寸等比例缩小因子及1/k为电压等比例缩小因子。 　 　　　 　 尽管理智地呼吁，但真正恒定电场等比例缩小并没有得到广泛应用。在等比例缩小到1.0μm已被使用的方法是更接近于恒定电压等比例缩小，在这种方法中k=1。在这类型等比例缩小中，电压摆幅保持相同，但驱动电流由于电容Cox增加而增加。因为驱动电流粗略地随电源电压平方而增加，恒定电压等比例缩小产生速度改善比恒定电场等比例缩的速度改善更多。此外，因为电源电压是保持恒定，不需要降低阈值电压。这就避免了当Vt降低时，“关态”泄漏电流总是出现的增加。恒压等比例缩小方法受到器件在非常高电场强度下可靠工作的限制。结果是，商业实际一直使用恒定电压等比例缩小，直到适当可靠工作不再得到维持为止。通常，所谓可靠工作可认为在一些最坏工作条件下有10或20年寿命。现行电压标准已从5.0V移到3.3V，某些器件现在工作在2.0V，可以预期经过另外几个阶段可以达到1.5V且最终达到0.9V。 在MOS器件尺寸缩小过程中，电源电压或者在