DDR2控制器的设计与实现.docVIP

DDR2控制器的设计 为了适应更高速度的数据处理需求，JEDEC-79-2C定义了一种新生代内存技术标准，这就是DDR2 SDRAM（Double Data Rate 2 SDRAM）。DDR，DDR2拥有更少的能耗和发热量，更高的密度和频率数据传输达到了400MHz以上。DDR2不但可以在时钟的采样，而且可以进行4bit预读取，两倍于DDR的2bit预读取，因此，在同样的频率内部存储单元阵列时钟下，DDRDDR的。，当频率为100MHz时，DDR的实际传输速率为200MHz，而DDR2的实际传输速率可以达到400MHz。DDR2还采用了三项新技术：离线驱动调整(Off-Chip Driver)；（2）片内终结器ODT(On-Die Termination)前置CAS(Post Column Address Strobe)。DDR2与DDR在指令系统上的重要区别在于增加了对OCD校准、ODT参数的设定和前置CAS的设置，过Load Mode指令。OCD技术用来在DDR2之外调整“差动电压信号”波形交叉点，以平衡上升与下降信号的波形，提升信号品质，强化噪音抵抗能力，进而提升整体效能。 在并行总线中，信号传输到一端尽头之后不会自动消失，而会反射回去，这样就会与后面传送的信号发生碰撞，导致数据出错。DDR2通过截断、抑制来自线路终端信号反射所造成的信号干扰现象，比起DDR必须在主机板上设计的阻抗所搭配的终端阻绝电阻，ODT的设计更能提高信号终结的质量。在CAS操作中，CAS信号能够被插到RAS (Row Address Strobe)信号后一个时钟周期，这使得CAS可以在AL后面若干个周期仍保持有效AL的值可以设定为0 ,1 ,2 ,34。由于将CAS信号设置在RAS信号后一个时钟周期，因此和CAS信号不会产生冲突简化控制电路的设计，避免总线上的冲突，提升DDR2的读写访问效率是该参数的设置也会给数据的实际读写增加相应的延迟，即WL（Write Latency，写延迟） = AL + CL – 1； RL（Read Latency，读延迟）= AL + CL； 其中CL为列选择到数据输出的延迟。DDR2的操作主要通过片选信号CS#、行地址选择信号RAS#、列地址选择信号CAS#、写使能信号WE#和时钟使能信号CKEFunction CS# RAS# CAS# WE# A10 LOAD MODE L L L L - Auto Refresh L L L H - Single bank precharge L L H L L All bank precharge L L H L H Bank active L L H H X Write L H L L L Write with auto-precharge L H L L H Read L H L H L Read with auto-precharge L H L H H 图1给出了DDR2内存标准的读/写时序图。 （a）读操作：RL = ( AL = 1，CL = 3，BL = 4) （b）写操作： WL = ，BL = 4 DDR2 SDRAM控制器的主要功能是完成DDR2的初始化，将DDR2复杂的读写时序转化为用户简单的读写时序，以及将DDR2的双时钟沿数据转换为用户的单时钟沿数据；同时，控制器产生周期性的刷新命令维持DDR2内的数据。 控制器主要包括了控制模块（controller）、指令调度与重排序模块（schedule reorder）、接口模块（interface）初始化模块（initialization），分别实现控制器的指令译码、指令优化排序、控制信号的产生反馈、接口匹配、DDR2的初始化等。DDR2控制模块主要的功能是：系统上电复位时，初始化模块配合，控制器和所控制的DDR2初始化在系统正常工作时，进行系统读写请求指令的接收与应答，对系统访问地址采样与同步，完成所需状态转换、时序同步，产生相应的控制信号调用指令调度与重排序模块，实现指令的优化排序，节约转换的时间，以提高指令的执行速度。控制器的状态机结构如图。 图3 DDR2控制器状态机 3.2.1 初始化模块的设计 在复位之后，控制器立即进行一系列的初始化操作，初始化模块完成控制器和DDR2的初始化操作。在上电之后，初始化模块将设置控制器的初始化参数，初始化，包括200us的上电等待、所有预充电完成寄存器参数的装载，ODT参数的设置，DLL重置，OCD校准等。