第三章 TMS320C54x硬件系统结构.docVIP

第三章 TMS320C54x硬件系统结构 主要内容：总线\CPU\存储器\外设\引脚\最小系统设计 C54x的硬件结构，大体上与通用的微处理器相类似，由CPU、存储器、总线、外设、接口、时钟等部分组成，但又有其鲜明的特点。 §3.1 总线 8条16位总线：4条地址总线、4条数据总线 数据总线： PB：专门用来传送取自程序存储器中的指令代码或立即数，系数表，一般称为程序总线 CB、DB：用来传送读自数据存储器中的操作数 EB：用来传送写到数据存储器中的数据 地址总线： PAB：传送指令代码所在的地址 CAB、DAB：传送读自数据存储器操作数的地址 EAB：传送写数据在数据存储器的目的地址 总之，是传送执行指令所需的地址 以上8条总线都是片内总线，各条总线访问应用见表下： 片内外设怎么连接到片内的CPU？ C54x还提供了一条在片双向总线（地址、数据），这条总线把片内的外设通过总线交换器连到片内总线DB和EB再连接到CPU。这条总线的读写操作需要更多的机器周期。 §3.2 中央处理单元（CPU ） CPU的基本组成： 40位算术逻辑运算单元（ALU） 2个40位累加器（ACCA和ACCB） 移位一16～30位的桶形移位寄存器 17×17位乘法器 比较、选择和存储单元（CSSU） 指数编码器 CPU控制和状态寄存器 1、算术逻辑运算单元P29 2、累加器 3、桶形移位器p31 40位桶形移位器的功能包括4部分： 对运算前的输入数据进行数据定标； 对累加器的值进行算术或逻辑移位； 对累加器进行归一化处理； 在累加器的值存储到数据存储器之前，对欲存数据进行定标。 4、乘法器/加法器单元P33 乘法器可以进行无符号乘法、有符号乘法，在作小数分乘法时，若ST1中的FRCT位为1时，乘法的结果会自动的消去多余的符号位。 5、比较、选择和存储单元p34 如图所示，比较电路COMP将累加器的高16位与低16位进行比较，比较的结果分别送入状态转移寄存器TRN和状态比较寄存器TC，同时，比较的结果也送入选择器，选择较大的数，并通过指令执行总线EB存于指令的存储单元中。 6、指数编码器 指数编码器是个专用硬件，可以求得累加器中数的指数值，并以2的补码形式存放到T寄存器中。 累加器的指数值＝冗余符号位－8 也就是为消去多余符号位而将累加器中的数值左移的位数。当累加器数值超过32位时，指数是个负值。 7、CPU状态和控制寄存器 状态寄存器0（ST0）：主要是反映寻址要求和计算的中间运行状态。 状态寄存器1（ST1）：主要是反映寻址要求、计算的初始状态设置、I/O及中断控制。 处理器工作方式状态寄存器（PMST）：主要是设定并控制处理器的工作方式，反映处理器的工作状态。 PMST AVIS：地址可见控制位。＝0，外部地址线不随内部程序地址一起变化；＝1，允许内部程序地址出现在C54X引脚上。 DROM：数据ROM位。=0,片内ROM不能映射到数据空间；＝1，允许一部分片内ROM映射到数据空间。 CLKOFF：CLKOUT引脚时钟关断位。＝1时，该引脚禁止输出，且该引脚保持高电平；＝0时，该引脚输出CPU时钟脉冲。 SMUL：乘法饱和方式位。当结果溢出时才起作用。 SST：存储饱和位。 ST0 ST1 HM：芯片响应/HOLD信号时，CPU保持工作方式标志。＝1时，表示CPU暂停内部操作；＝0时，表示CPU从内部处理器取指继续执行内部操作，外部地址、数据线挂起，呈高阻态。 INTM：中断方式控制位。＝1，关闭所有可屏蔽中断；＝0，开启所有可屏蔽中断。 0：保留。 OVM：溢出方式控制位。＝0，运算结果按正常溢出结果加载到累加器；＝1，发生溢出，若是正数，用最大正数7fffffffffH加载累加器，若是负数，用最小F加载累加器。 SXM：符号扩展方式控制位。＝1，扩展；＝0，禁止扩展。 C16：双精度/双16位算术运算方式控制位。＝1，双16位；＝0，双精度。 FRCT：小数方式控制位。 CMPT：间接寻址辅助寄存器修正方式控制位。＝1，修正；＝0，ARP清零，不能修正。 ASM：累加器移位方式控制位，范围－16～15。 §3.3 存储器 注意：我们说的存储空间都是指能器件CPU能寻址到的范围，不是器件内部真正具有的存储容量。 TMS320C54x系列DSP片内程序和数据存储器容量大小见下表：P39 片内的这些存储器是可控制的：可把一部分的ROM分配（映象）到数据存储空间；把一部分RAM分配到程序空间。 这可以通过设置处理器工作方式状态寄存器（PMST）中的3个状态位来控制： MP/MC位：微处理器/微控制器选择位； ＝0，片内ROM安排到程序空间； ＝1，片内RO