实验六 移位寄存器.docVIP

实验六 移位寄存器 一、实验目的 1、掌握MAX+PLUSⅡ软件中的寄存器YIWEI的设置及使用方法； 2、掌握移位寄存器的设计技巧。 二、实验内容 1、设计一个单向移位寄存器； 2、设计一个双向移位寄存器。 三、实验原理 1、单向移位寄存器 在数字电路中，用来存放二进制数据或代码的电路成为寄存器。 寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储一位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。 按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。 单向移位寄存器具有以下主要特点： 单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。 n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0~Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。 若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。 以四位右移移位寄存器为例： 原理图： 7495功能表如下： MODE SER CLKL CLKR D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 X ↓ X A B C D A B C D 0 1 X ↓ X X X X 1 Q0 Q1 Q2 0 0 X ↓ X X X X 0 Q0 Q1 Q2 2、双向移位寄存器 原理图： 其中A、B、C、D为并行输入端；QA、QB、QC、QD为并行输出端；SRSI为右移串行输入端，SLSI为左移串行输入端；S1、S0为操作模式控制端；CLRN为异步清零端；CLK为时钟脉冲输入端。 74LS194有5种不同操作模式：并行送数寄存，右移（方向由QA至QD），左移（方向由QD至QA），保持及清零。S1、S0和CLRN 端的控制作用如表所示 CLK CLRN SLSI SRLI S0 S1 功能 Q X 0 X X X X 清零 Q0Q1Q2Q3=0000 ↑ 1 X X 1 1 送数 Q0Q1Q2Q3=ABCD ↑ 1 X 0 0 1 左移 Q0Q1Q2Q3=0 Q0Q1Q2 ↑ 1 X 1 0 1 左移 Q0Q1Q2Q3= 1Q0Q1Q2 ↑ 1 0 X 1 0 右移 Q0Q1Q2Q3= Q1Q2Q30 ↑ 1 1 X 1 0 右移 Q0Q1Q2Q3= Q1Q2Q31 ↑ 1 X X 0 0 保持 Q0Q1Q2Q3= Q0Q1Q2Q3 ↓ 1 X X X X 保持 Q0Q1Q2Q3= Q0Q1Q2Q3 四、实验步骤及实验现象 根据给出的元件及功能表自行设计四位单向移位寄存器和四位双向移位寄存器。 根据实验中操作的步骤和结果自行补充。