Tessent DFT技术培训.doc

Tessent DFT技术培训（9:0AM-5:30PM）天 课程描述： 随着芯片复杂度的提高，测试成本在整个芯片开发成本中所占有的比例也与日俱增。业界先进芯随着芯片复杂度的提高，测试成本在整个芯片开发成本中所占有的比例也与日俱增。业界先进芯片的测试成本已经达到整个芯片开发成本的70％。当今，DFT技术已经成为保证芯片质量和公司质量信誉，降低测试成本的关键技术，进行可测试验性设计(Design For Test)已成为当今大规模集成电路开发过程中的重要环节。 Mentor Graphics公司做为EDA行业在DFT领域的领导者，提供业界最先进的DFT解决方案，内容包括扫描插入、ATPG解决方案、BIST解决方案。ATPG方面，Mentor公司提供的Tessent FastScan是业界最杰出的测试向量自动生成工具，它可以针对全扫描IC设计或规整的部分扫描设计生成高质量的的测试向量；Mentor公司提供的带嵌入式压缩引擎的ATPG工具Tessent TestKompress拥有无以伦比的技术优势，它提供的嵌入式压缩模块可以很方便地集成到用户的设计，专利的EDT（Embedded Deterministic Test）算法在保证测试质量的前提下显著地（目前可达到100倍）压缩测试向量数目，并大大提高了ATPG运行的速度，从而达到降低测试成本的目的。 Mentor公司提供的Tessent MemoryBIST、BoundaryScan、故障诊断、良率分析等测试技术。在本次课程将为用户展示和讲解Mentor公司在DFT领域领先技术和解决方案，结合相应的上机练习课程使用户能够更加深入的理解在领域所备受关注的各种问题以及Mentor公司的DFT工具为您所带来的价值。 在这次课中可以学到： DFT Basic Concepts Full Scan and ATPG Flow Configuring Scan Chains/Test Logic and Full Scan Flow Understanding ATPG Messaging Achieving High Test Coverage Lab 第二天： Testing for High Quality Troubleshooting Low Test Coverage Troubleshooting Test Patterns Compression Technology Advanced Test Methodologies and Topics Lab 适合的听众： 从事ASIC/设计工程师； 希望了解可测性的工程师。 需要的知识： 理解ASIC/SoC设计流程； 对ASIC/SoC设计仿真与验证有一定的经验； 熟悉Verilog/VHDL语言。