用于密码芯片抗功耗攻击的功耗平衡加法器52180.pdfVIP

第26卷第8期 半导体学报 V01．26No．8 CHINESE 0FSEMICoNDUCTORS 2005年8月 JOURNAL Aug．，2005 用于密码芯片抗功耗攻击的功耗平衡加法器* 李翔宇 孙义和 (清华大学微电子学研究所，北京100084) 摘要：给出了一种用于密码芯片以提高芯片抗功耗攻击能力的“功耗平衡”加法器，它运行时工作功率与运算数据 无关．对新设计与相关原设计芯片的功率样本进行显著性检验，在样本数为283的情况下，前者的最低显著性水平 比后者高10个数量级．功耗平衡加法器比现有的采用“n分之一”编码的抗功耗攻击加法器少13个以上的晶体管． 关键词：专用集成电路设计；数据安全；加法器；差分功耗攻击；功耗平衡 EEACC：2570D；1265B 中图分类号：TN492 文献标识码：A 文章编号：0253—4177(2005)08—1629一06 行冗余设计．但是，电路各个层次的不对称都会引起 1 引言 功率差异，因此采用这些方法的同时还要采用其他 措施来掩盖底层电路的信息泄露．更为有效的一种 差分功耗攻击(DPA)是一种针对密码芯片在解决途径是采用“挖分之一”编码逻辑口]．但这种逻 处理不同数据时功率变化存在的差异，通过统计方 辑级的平衡措施同样不能消除门级以下层次的功率 法攻破密钥信息的方法[1’2]．减小处理不同数据时差分，普通逻辑门电路引起相同输出变化的不同输 的功率分布差别是抵抗DPA的重要方法．由此可 入变化之间可能存在功率差分，而且“咒分之一”编 引出功耗平衡电路的概念，定义如下： 码逻辑会成倍地增加电路规模． 定义1：一个电路，在特定工作条件下，某种状 本文介绍的加法器从晶体管到逻辑结构综合考 态(包括电路内部状态和外部输入)下产生的瞬态功 虑平衡电路功耗，不仅消减了电路级的功率差分，而 率曲线与另一状态下产生的瞬态功率曲线的差值的 且电路规模比已有方法的规模更小． 绝对值组成的曲线称为两个状态的功率差分曲线 (简称功率差分曲线)，差分曲线的最大值称为这两 2功耗平衡加法器设计 个状态的功率差分．所有状态两两间的功率差分的 最大值定义为该电路的功率差分． 双轨编码的DI电路因逻辑对称实现了功耗平 定义2：如果一个电路的功率差分为o，称该电 衡[3]．本文给出了一种新的实现功耗平衡的DI超前 路是功耗平衡的． 进位加法器PBDICLA． 实际情况中，往往只要一个电路具有某些给定 设A。一，，A。一。，…，A。和政一，，或一。，…，Bo是两 特征的状态集合间的功率差分小于一定的值，就可 个，z位加数，S。一。，S。一。，…，S。表示和，C。，C。一-，…， 以认为它是功耗平衡的． C。表示各位进位．输入输出采用双轨编码，双轨编 采用功耗平衡电路处理敏感数据可使攻击者无 码的“o”线标以上角标o，“1”线标以上角标1．例如： 法分辨被处理的数据，从而提高密码电路的安全性． A?表示信号Af的“o”线，A；表示A的“1”线．定义 现有方法通过增加冗余电路或冗余操作来补偿 位进位控制信号K：，P。，Gi依次分别表示进位消除、 功耗差值．其中大部分方案是在算法级或结构级进 传递、生成信号；定义Pm，KⅢ和G泌依次分别表示 *国家自然科学基金资助项目(批准号 李翔宇男，1977年出生，博士