计算机存储小知识.pdfVIP

小知识 1．SDRAM 与DDR 内存的区别 SDRAM 是Synchronous Dynamic Random Access Memory 的缩写，译成中文叫做同步内 存，它的最大特点是与外频同步。在内存脉冲控制下工作，取消了内存访问的等待时间（因 为内存工作频率与系统外频相同，不象EDO DRAM 及FPM DRAM 需要等待若干时钟周期 才能进行内存的访问），减少了数据传输的延迟时间，从而提高系统性能。 DDR SDRAM 是Double Data Rate SDRAM 的缩写。它是由传统的SDRAM 延伸出来的 技术，不仅保持同步读取方式，它还可以在一个脉冲周期内读两次内存，这是由于它能在时 钟脉冲的上升沿和下降沿时读取数据，不需要提高时钟频率就可以提高 SDRAM 的速度。 如果系统前端总线FSB （Front Side Bus ）的频率是133MHz，DDR 的频率可以倍增为266 MHz ，带宽也倍增为（133MHz×2）x 64bits=2128 MB/s 。有时，也把这种规格的内存称为 PC2100 的DDR 内存，而工作在前端总线为100MHz 的DDR 内存，被称为PC1600 的DDR 内存。 2 ．内存产品术语表 Asynchronous 异步 异步运作模式即内存随时响应输入信号的一种模式。异步模式与同步 模式相反，在同步模式中输入信号必须在设备时钟周期的特定时间出现。 Auto precharge 自动预充电 异步DRAM （动态随机存取存储器芯片）的特点是允许内存芯 片电路在每一个脉冲周期结束时自动关闭内存页。 Auto refresh 自动刷新通常指的是RAS （行地址选择）刷新前的CAS （列地址选择），或 者是RE 刷新前的CE 。每次内存控制器在RAS 刷新周期前对CAS 初始化时，一个内部地 址计数器对行地址递增。 BEDO 突发EDO （扩展数据输出）DRAM 。EDO DRAM 具有某些突发特性，如可以串行 或交互方式传输的4 位脉冲长度。 Block write 块写 VRAM （视频随机存储器）的特点在于允许用户在每个页周期内写8 列数 据。可能屏蔽某些列以实现部分写入。 Buffering 缓冲 为SIMM 或DIMM （双内联存储模块）添加逻辑、特定的驱动以提高输出 电流。缓冲是为了克服由容性负载引起的信号衰减。 Burst 突发 对单一设备快速连续性访问产生的多位数据。突发长度因产品和用户应用程序 而异。 Burst rate 突发率 在一次突发中数据可被存取的比率。通常用一次突发中每一位数据所需 的时钟周期数目来描述突发率。例如，处理器速率下运作的SRAM 的一次4 位突发的突发 率可描述为2/1/1/1 或者是首位需要两个时钟周期，余下三位各需1 个时钟周期。 Byte-write 字节写入 一种内存运作模式，在一次存储操作中屏蔽了数据总线上了一个或多 个字节，这样只能访问和写入部分字节。字节写入可用于SRAM 和DRAM 应用中。 Cache 缓存 用于临时存储数据的一小部分内存（一般是SRAM）。如果设计得当，通过降 低每次处理中访问系统主存的次数，缓存就能改善系统性能。 CAS 列地址选择 DRAM 中的一个控制管脚，用于关闭和激活一个列地址。CAS 被激活时 地址管脚所代表的数据决定了DRAM 上的列选择。 校验位 DRAM 模块提供的额外数据位以便支持ECC 功能。对于4 字节总线来说，实现ECC （错误校正码）需要7 或8 个校验位，这样一来总线宽度就为39 或40 位。对于8 字节总线 来说，需要8 个校验位，这样，总线宽度就为72 位。 DRAM DIMM 双列直插存储模块。DIMM 是数据总线为64、72 或80 位的小内存条。与 SIMM 不同，DIMM 芯片正反面并不相互连接。DIMM 在设计上符合JEDEC 标准，但在尺 寸、速度和特性上有很大差异。 双时钟工作 在SRAM 中的一种控制输出定时的方法，它与输入定时独立，使用两个时钟信 号。 ECC Error Correction Code 。ECC 是为了纠正内存错误的一种逻辑设计。可纠正的错误位数 取决于采用的算法、错误校正位（非数据位）的位数。这种逻辑可能包含在SIMM，或者应 用在计算机的电路板上。某些系统没有或者不需要ECC 。 SIMM 上的ECC