原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* * * * * * * * * * * * * * * * * * * * * * * * 电子与通信工程系 * 条件信号赋值语句的格式为： 目标信号＜＝表达式1 WHEN 条件1 ELSE 表达式2 WHEN 条件2 ELSE 表达式3 WHEN 条件3 ELSE ┆ 表达式n WHEN 条件n ELSE 表达式n+1； （2）条件信号赋值语句 电子与通信工程系 * library ieee; use ieee.std_logic_1164.all; entity mux4 is port(a0,a1,a2,a3:in std_logic; s: in std_logic_vector(1 downto 0); y: out std_logic); end mux4; architecture dataflow of mux4 is begin y=a0 when s=“00” else a1 when s=“01” else a2 when s=“10” else a3; end dataflow; 电子与通信工程系 * RTL 电子与通信工程系 * library ieee; use ieee.std_logic_1164.all; entity encoder_1 is port(a,b,c,d,e,f,g,h:in std_logic; codeout: out std_logic_vector(2 downto 0)); end encoder_1; architecture behavioral of encoder_1 is begin codeout=111 when h=1 else 110 when g=1 else 101 when f=1 else 100 when e=1 else 011 when d=1 else 010 when c=1 else 001 when b=1 else 000 when a=1 else ZZZ; end behavioral; IF语句 电子与通信工程系 * 电子与通信工程系 * 选择型信号赋值语句的格式为： WITH 表达式 SELECT 目标信号＜＝表达式1 WHEN 条件1, 表达式2 WHEN 条件2, 表达式3 WHEN 条件3, ┆ 表达式n WHEN 条件n； 注意！ （3）选择信号赋值语句 电子与通信工程系 * library ieee; use ieee.std_logic_1164.all; entity mux4 is port(a0,a1,a2,a3:in std_logic; s: in std_logic_vecter(1 downto 0); y: out std_logic); end mux4; architecture dataflow of mux4 is begin with s select y=a0 when “00”, a1 when “01”, a2 when “10”, a3 when others; end dataflow; 电子与通信工程系 * RTL 电子与通信工程系 下面两段代码功能相同 WITh-SELECT-WHEN和CA
文档评论（0）