Layout走先策略.pdfVIP

Layout 走先策略 布线（Layout）是 PCB 设计工程师最基本的工作技能之一。走线的好坏将直接影响到整 个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布 线在高速 PCB 设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合 理性，并给出一些比较优化的走线策略。主要从直角走线，差分走线，蛇形线等三个方面来 阐述。 1. 直角走线 直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一， 那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线 宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗 变化的情况。 直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容 性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的 EMI。例 如，对于一个 4Mils 的 50 欧姆传输线（ε 为 4.3）来说，一个直角带来的电容量大概为 r 0.0101pF，进而可以估算由此引起的上升时间变化量： T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通过计算可以看出，直角走线带来的电容效应是极其微小的。 由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们 可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公 式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在 7%-20%之间，因而 反射系数最大为 0.1 左右。而且，从下图可以看到，在 W/2 线长的时间内传输线阻抗变化到 最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之 内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。 很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生 EMI，这也 成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示，直角走线并不会 比直线产生很明显的 EMI。也许目前的仪器性能，测试水平制约了测试的精确性，但至少说 明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。 总的说来，直角走线并不是想象中的那么可怕。至少在1GHz以下的应用中，其产生的任 何诸如电容，反射，EMI 等效应在 TDR 测试中几乎体现不出来，高速 PCB 设计工程师的重点 还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。当然，尽管直角走线带来的 影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的 基本素质，而且，随着数字电路的飞速发展，PCB 工程师处理的信号频率也会不断提高，到 10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。 2. 差分走线 差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键 的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在 PCB 设计中又如何能保证 其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。 何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个 电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是 同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完 全抵消。 b.能有效抑制 EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可 以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。 c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信 号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也 更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就 是指这种小振幅差分信号技术。 对于 PCB