白底 10第10章半导体制造工艺.pptVIP

2000-9-20 VLSI CAD, CHP.3 第八章 半导体制造工艺 第十章半导体制造工艺 10.0 集成电路制造工艺概述 10.1 几个基本工艺步骤 10.2半导体制造工艺 10.0 工艺概述1 版图预览 MICROWIND IC制造工艺分类 集成电路研制过程 用户需求 指标要求 系统设计 逻辑设计 电路设计 版图设计 数字化（版图图形文件） 转换成PG文件 -------设计方------- 10.0 工艺概述1—分类 双极工艺 基本的有源器件是双极晶体管。 生产的电路主要是TTL、ECL 功耗大，速度高，负载能力强。 MOS工艺 基本的有源器件是MOS晶体管 PMOS NMOS CMOS(主流工艺)功耗低、抗干扰能力强、输出电压范围宽 其它：Bi-CMOS工艺、SOI -CMOS工艺、厚膜工艺、薄膜工艺等 按材料分：硅工艺、锗工艺、砷化镓工艺 10.0 制造工艺概述2—工序类型 前工序 过程：原始晶片（wafer）—芯片加工—中测 成果：管芯(chip) 图10-2-1 主要的芯片制造工艺有： 薄膜制备工艺（外延、氧化、化学气相淀积、蒸发、溅射） 掺杂工艺（离子注入、扩散） 图形转换技术（制版、光刻） 10.0 工艺概述3—工序类型 后工序 过程： 中间测试—(wafer)划片(chip)—贴片-键合-封装-筛选-成品测试。 成果：封装好的集成电路器件成品 辅助工序 基本材料备制（单晶圆片制造），掩膜版的准备，高纯水、气体的制备、超净环境。 第十章 半导体制造工艺 10.0 制造工艺概述 10.1 几个基本工艺步骤 10.2 工艺流程 10.1 几个基本工艺步骤 氧化：SiO2 用途 光刻：工序（图10-1-1） 掺杂:扩散和离子注入 淀积：CVD 录像片： IC工艺步骤 光刻 掩模版 mask 第十章半导体制造工艺 10.0 集成电路制造工艺概述 10.1 集成电路制作中的几个基本工艺步骤 10.2 CMOS IC 工艺流程（选） 10.2 CMOS IC 工艺流程 传统的P阱CMOS工艺 图10-2-2 PMOS管直接做在N衬底上。 NMOS管做在P阱中。 不利于NMOS管优化 N阱CMOS工艺 图10-2-4 NMOS管直接做在P衬底上。 PMOS管做在N阱中。 双阱CMOS工艺 图10-2-5 录像片： IC工艺步骤- CMOS工艺 名词：有源区、场区、硅栅工艺、自对准工艺 P阱工艺 P阱工艺2 N阱工艺和双阱工艺 第十章CMOS IC工艺流程及寄生效应（可选） 10.0 集成电路制造工艺概述 10.1 集成电路制作中的几个基本工艺步骤 10.2 CMOS IC 工艺流程 10.3 CMOS IC 中的寄生效应 10.3 CMOS IC 中的寄生效应 1，场区寄生MOS晶体管 2，体硅CMOS中的寄生锁定效应 3，连线的寄生效应 寄生电容 寄生电阻 寄生电感 10.3.1场区寄生MOS晶体管 场区寄生管的形成（见下页图） 场开启电压： V TF= V’FB+2ф’F-Q’Bm/Cox F Cox F = εoεox/t oxF 措施：场氧化前场区注入衬底相同的杂质，提高场区衬底的浓度，以提高场开启电压。 例：因为掺杂浓度和t ox 相同时，P型更易反型，所以场氧化前，在NMOS管场区(P型掺杂衬底区)注入B杂质。 10.3.1场区寄生MOS晶体管 10.3.2体硅CMOS中的寄生锁定效应1 闩锁效应 寄生晶体管的形成： 以P阱CMOS工艺为例 结构造成：横向PNP、纵向NPN 10.3.2体硅CMOS中的寄生锁定效应2 寄生管形成的等效电路：正反馈电路 外因： 电压过冲，发射结正偏 回路电压大于临界触发电压 回路电流大于维持电流 内因：纵横寄生晶体管的电流增益大于1 现象：下图10-10-10 10.3.2体硅CMOS中的寄生锁定效应3 解决措施 降低寄生管增益 加大阱深 增加阱区和阱外源漏区的距离 （增加了基区宽度但影响集成度） 降低寄生电阻值 增加保护环 (见下页图) 沟槽隔离—SOI CMOS (见下下图) 10.3.2 锁定效应4 10.3.2 锁定效应5 10.3.3.连线的寄生效应1—寄生电容 CMB、CPB 、 CMM 、 CMP 、 CI 10.3.3.连线的寄生效应1—寄生电容 10.3.3.连线的寄生效应1—寄生电容 连线和衬底间的电容计算 10.3.3.连线的寄生效应2—寄生电阻 方块电阻的计算 10.3.3.连线的寄生效应10—寄生电感 高速电路，连线应计算电感效应。 自感 压降使信号损失。 * * 掩膜版制造 硅片加工 芯片工艺制造 分割管芯 压焊封装 总测 成品 -------制造方------