加法计数器应用.pdfVIP

加法计数器应用 JK : 4 由 触发器组成的异步十进制加法计数器的由来在 位异步二进制 加法计数器的基础上经过适当修改获得. 有效状态:0000——1001十个状态;无效状态:1010～1111六个状态. 三集成异步计数器, CT74LS290 为了达到多功能的目的,中规模异步计数器往往采用组合式的结构,即 由两个独立的计数来构成整个的计数器芯片.如: 74LS90(290): 2 5 ; 由模 和模 的计数器组成 74LS92:由模2和模6的计数器组成; 74LS93:由模2和模8的计数器组成. 1.CT74LS290的情况如下. (1)电路结构框图和逻辑功能示意图 (2)逻辑功能 如下表7.3.1所示. 注:5421码十进制计数时,从高位到低位的输出为. 2,利用反馈归零法获得N(任意正整数)进制计数器 方法如下: (1)写出状态SN的二进制代码. (2)求归零逻辑(写出反馈归零函数),即求异步清零端(或置数控制端) 信号的逻辑表达式. (3)画连线图. 举例:试用CT74LS290构成模小于十的N进制计数器. CT74LS290 则具有异步清零和异步置 9 功能.讲解教材P215 的[例 7.3.1]. 注:CT74LS90的功能与CT74LS290基本相同. 7.3.2 同步计数器 一同步二进制计数器, 1.同步二进制加法计数器 2,同步二进制减法计数器 3,集成同步二进制计数器CT74LS161 (1)CT74LS161的引脚排列和逻辑功能示意图 注:74LS163的引脚排列和74LS161相同,不同之处是74LS163采用同 步清零方式. (2)CT74LS161的逻辑功能 ①=0时异步清零.C0=0 ②=1,=0时同步并行置数. ③==1且CPT=CPP=1时,按照4位自然二进制码进行同步二进制计数. ④==1且CPT·CPP=0时,计数器状态保持不变. 4, N 反馈置数法获得 进制计数器 方法如下: ·写出状态SN-1 的二进制代码. ·求归零逻辑即求置数控制端的逻辑表达式, . ·画连线图. (集成计数器中,清零,置数均采用同步方式的有74LS163;均采用异步 方式的有74LS193,74LS197,74LS192;清零采用异步方式,置数采用同 步方式的有 74LS161,74LS160;有的只具有异步清零功能 如, CC4520,74LS190,74LS191;74LS90 则具有异步清零和异步置9 功能. 等等) CT74LS161 16 N 试用 构成模小于 的 进制计数器 5,同步二进制加/减计数器 二,同步十进制加法计数器 8421BCD码同步十进制加法计数器电路分析 三,集成同计数器 1,集成十进制同步加法计数器CT74LS160 (1)CT74LS160的引脚排列和逻辑功能示意图 图7.3.3CT74LS160的引脚排列图和逻辑功能示意图 (2)CT74LS160的逻辑功能 =0 .C0=0 ① 时异步清零 ②=1,=0时同步并行置数. ③==1且CPT=CPP=1时,按照BCD码进行同步十进制计数. ==1 CPT·CPP=0 , . ④ 且 时计数器状态保持不变 2.集成十进制同步加/减计数器CT74LS190 其逻辑功能示意图如教材图7.3.15所示.功能如教材表7.3.10所示. 集成计数器小结: 集成十进制同步加法计数器74160,74162 的引脚排列图,逻辑功能示 意图与74161,74163相同,不同的是,74160和74162是十进制同步加法 计数器,而74161和74163是4 位二进制(16进制)同步加法计数器.此 ,74160 74162 ,74160 , 74162 外 和 的区别是