- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电工电子综合实验
(多功能数字计数器)
实验报告
姓名:
学号:
专业:通信工程
院系:电光学院
指导老师:钟德荣
2012.9.17
目录
报告封面……………………………………………………………… 1
摘要,关键词………………………………………………………………3
一、实验简介………………………………………………………………3
二、 设计简介…………………………………………………………………………… 4
设计概况……………………………………………………………………4
设计要求……………………………………………………………………4
三、设计原理……………………………………………………………… 5
秒脉冲信号发生电路…………………………………………………………… 5
计时电路………………………………………………………………………6
清零电路………………………………………………………………………7
校分电路………………………………………………………………………7
报时电路……………………………………………………………………8
附加电路………………………………………………………………………9
四、实验中遇到的问题及解决办法……………………………………… 10
五、实验总结…………………………………………………………………………… 10
六、附录……………………………………………………………………………………11
总电路图………………………………………………………………………… 11
芯片管脚图及功能表…………………………………………………………11
参考文献………………………………………………………………………… 13
摘要:
数字计时器由秒脉冲信号发生器、计时电路、译码显示电路、校分电路、清零电路、报时电路等几部分单元电路组成。本次试验要求采用中小规模集成电路实现数字计时器的设计,并附加开机清零,快速校分,整点报时等功能。
关键词:
脉冲信号发生电路、计时电路、报时电路、校分电路、清零电路、起停电路
正文:
一、实验简介
实验目的:
掌握中小规模数字电路的设计原理;
培养动手连接电路的能力;
培养分析问题解决问题的能力,提高学生实验技能。
实验内容:
运用电路模拟软件,设计多功能数字计时器;
连接实物电路,完成电路功能的测试:
完成实验报告。
实验需求:
实验物品:剪刀,起子,镊子,剥线钳,插线板,导线,元器件;
元器件清单:
名称 型号 数量 显示字 共阴 3 译码器 CC4511 3 BCD码计数器 CC4518 1 四位二进制计数器 74LS161 2 分频器 CC4060 1 D触发器 74LS74 1 非门 CC4069 1 二入与非门 74LS00 2 四入与门 74LS21 5 二入或门 74LS32 1 晶振 32768Hz 1 三极管(NPN) 3DG6 1 蜂鸣器 1 电容 10p 1 20p 1 22u 1 电阻 330 3 470 1 10k 3 22M 1 二、设计简介
设计概况:
本实验采用中小规模集成电路设计一个多功能数字计时器。实验需要分别设计脉冲发生电路,计时电路,译码显示电路,和控制电路以及附加电路,然后进行连接组成。要求完成0分00秒~9分59秒的计时功能,并在控制电路作用下实现开机清零,快速校分,整点报时功能。
设计要求:
1、设计一个脉冲发生电路,为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号(f1=1Hz,f2=1KHz,f3=2KHz)。
2、设计一个计时电路,完成0分00秒~9分59秒的计时功能。
3、设计报时电路,使数字计时器从9分53秒开始报时,每隔一秒发一声,共发三声低音,一声高音;即9分53秒、9分55秒、9分57秒发低音(频率1kHz),9分59秒发高音(频率2kHz)。
4、设计校分电路,在任何时候,拨动校分开关,可以2HZ进行校分。
5、设计清零电路,具有开机自动清零功能,并且在任何时候,按动清零开关,可以进行计时器清零。
6、系统级联调试,将以上电路进行级联完成计时器的所有功能。
7、可增加数字计时器附加功能,例如数字计时器定时功能、电路起停功能、电路采用动态显示等。(本次实验选择附加电路为起停电路)
三、设计原理
整体电路设计原理:
数字计时器是由计时电路、译码显示电路、脉冲发生电路和
您可能关注的文档
最近下载
- 高中英语选择性必修4优质课公开课Unit 4 Project.pdf
- 精品解析:山东省济宁市实验中学2024-2025学年高一上学期12月月考历史试题(原卷版).docx VIP
- DB4413T 29-2022城市园林绿化养护管理规范.docx
- 2025青鸟消防JBF-11S控制器使用说明书.docx VIP
- 中国古代神话故事《天帝颛顼》.doc VIP
- 2019年输变电工程设计竞赛创新亮点.pdf
- (人教版2024)八年级地理上册新教材解读课件.pptx
- 2025年新人教版三年级上册语文全册教案.pdf
- 高中英语2025届高考高频词汇(共 688个 ).doc VIP
- 耐药结核病全口服短程治疗专家共识(2025)解读PPT课件.pptx VIP
文档评论(0)