数字电路习题课组合逻辑.pptVIP

例 试用四位二进制加法器CT74LS283构成可控的加法、减法器（允许附加少量门）。 B0 1 1 1 1 1 A3 A2 A1 A0 B3 B2 B1 S3’ S2’ S1’ S0’ C’ 1 B+B=1111 B=10000-B-1 A-B=A+B+1-10000 按位取反 各位不变 和S’ 借位C’为进位取反 习 题 课 分析： 分析： 1. A-B?0时 A与B相减的结果 与采用补码相加的比较 A=0101 B=0001 求A-B 补码相加 A补 0101 (-B)补 1110 + 0100 1 直接相减 A 0101 B 0001 - 0100 0 0100 借位 （进位反相） 1. A-B0时 B =0101 A =0001 补码相加 A补 0001 (-B)补 1011 + 1 1100 借位 1100 0 直接相减 A 0001 B 0101 - 0100 - C’ =1 =1 =1 =1 S3’ S3 S2 S1 S0 C S2’ S1’ S0’ 当C’=1，有借位 A-B 0 =((A-B))补 )补 = (S’)反+1 补码再求补 得原码 A 1=A 加异或门求反 和S 加异或门求反 C’=1, 实现加1 当C’=0，无借位 加异或门不反相 C’=0, 不实现加1 S’ =(A+(-B))原 =A-B S’=(A-B)补 (A+(-B))原 1 A3 A2 A1 A0 S3’ S2’ S1’ S0’ = 1 = 1 = 1 = 1 X B3 B2 B1 B0 = 1 X=0: 实现加法运算 C’ B3 B2 B1 B0 0 =CO4 X=1: 实现减法运算 B3 B2 B1 B0 1 =CO4 控制端X: C’ =1 =1 =1 =1 S3’ S3 S2 S1 S0 C S2’ S1’ S0’ X X=0: 实现加法运算 X=1: 实现减法运算 控制端X: 0 S3’ S2’ S1’ S0’ 和为S’不变 C’ 【例】 用四位加法器构成一位8421 BCD码加法器。 解： 两个用BCD码表示的数字相加，并以BCD码给出其和的电路称为BCD码加法器。两个一位十进制数相加， 若考虑低位的进位，其和应为0~19。8421 BCD码加法器的输入、输出都应用8421 BCD码表示，而四位二进制加法器是按二进制数进行运算的，因此必须将输出的二进制数(和数)进行等值变换。表4-17列出了与十进制数0~19相应的二进制数及8421 BCD码。从表中看出，当和小于等于9时不需要修正，当和大于9时需要加6(0110)修正，即当和大于9时，二进制和数加6(0110)才等于相应的8421 BCD码。从表中还看出，当和大于9时，D10=1，因此可以用D10来控制是否需要修正，即D10=1时，和加6，D10=0时则不加。 D10可以据表1求出：当B4=1时，D10一定为1；当B4=0， B3B2B1B0从1010到1111时，D10=1。故可求得 图1表示用2片四位二进制全加器完成两个一位8421 BCD码的加法运算电路，第Ⅰ片完成二进数相加的操作，第Ⅱ片完成和的修正操作。图中，第一片输出的二进制数为C4、S3、 S2、S1、S0，第二片完成和的修正操作，根据式(4-20)可求得8421BCD码的进位输出为 表 1 十进制数0~19与相应的二进制数及8421BCD码 图 1 一位8421 BCD码加法器 [例]试用双四选一74LS153设计全减器电路。 解：（１）列真值表，分别为被减数，减数， 为低位向本位的借位， 为本位向高一位的借位。 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 设计与上述方法同 令 采用逻辑函数式对比 例：用D触发器和门电路设计一个十一进制的计数器，并检查设计的电路能否自启动。 【解】若取计数器的状态循环如表所示，则即可得到如图所示的次态卡诺图。 由卡诺图得到四个触发器的状态方程分别为 计数 顺序 电路状态 进位 C 计数 顺序 电路状态 进位 C Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 0 0 0 0 0 6 0 1 1 0 0 1 0 0 0 1 0 7 0 1 1 1 0 2 0 0 1 0 0 8 1 0 0 0 0 3 0 0 1 1 0 9 1 0 0 1 0 4 0 1 0 0 0 10 1 0 1 0 1 5 0 1 0 1 0 11 0 0 0 0 0 00 01 11 10 00 0001 0010 0100 0011 01 0101 0110 1000 0111 11 10 1001