数字电路第6章.ppt

第六章 时序逻辑电路 6.1 时序逻辑电路的基本概念 6.2 时序逻辑电路的一般分析方法 二、同步时序逻辑电路的分析举例 6.3 计数器 （3）二进制异步减法计数器 2．二进制同步计数器 （2）二进制同步减法计数器 二、十进制计数器 2．8421BCD码异步十进制加法计数器 4. 二—五—十进制异步加法计数器74290 74290的功能： 四、集成计数器的应用 （3）用计数器的输出端作进位/借位端 2．组成任意进制计数器 （2）同步清零法 （3）异步预置数法 （4）同步预置数法 3．组成序列信号发生器 5．组成脉冲 分配器 6.4 寄存器 74LS175的功能: 二、移位寄存器 上移寄存器的时序图： （2）下移寄存器（左移寄存器） 三、集成移位寄存器74194 74194的功能表 四、移位寄存器构成的移位型计数器 2．扭环形计数器 6.5 时序逻辑电路的一般设计方法 2．同步计数器的设计举例 3．一般时序逻辑电路的设计举例 二、异步时序逻辑电路的设计方法 本章小结 0 0 0 1 1 0 1 1 Qn→ Qn+1 0 × 1 × × 1 × 0 J K JK触发器的驱动表 （3）选择触发器。选用JK触发器。 （4）求各触发器的驱动方程和进位输出方程。 列出JK触发器的驱动表，画出电路的次态卡诺图。 6.5 时序逻辑电路的一般设计方法 0 0 0 1 1 0 1 1 Qn→ Qn+1 0 × 1 × × 1 × 0 J K JK触发器的驱动表 × 0 × 0 × 1 × 0 1 × × × × × × × 根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图： 6.5 时序逻辑电路的一般设计方法 0 0 0 1 1 0 1 1 Qn→ Qn+1 0 × 1 × × 1 × 0 J K JK触发器的驱动表 0 × 1 × × 1 × 0 0 × × × × × × × 1 × × 1 × 1 1 × 0 × × × × × × × 6.5 时序逻辑电路的一般设计方法 （5）将各驱动方程归纳如下： （6）画逻辑图 再画出输出卡诺图 可得电路的输出方程： Q C1 C1 Q 1K 1J ∧ 1J 1J ∧ 1K 1K C1 Q ∧ 2 Q 0 Q Q 1 CP Y 进位输出 6.5 时序逻辑电路的一般设计方法 （7）检查能否自启动 可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。 利用逻辑分析的方法画出电路完整的状态图。 0 Q Q 1 Q 2 /Y 000 001 010 011 100 /0 /0 /0 /0 /1 /1 101 /1 110 111 /1 6.5 时序逻辑电路的一般设计方法 S0——初始状态或没有收到1时的状态； 例6.5.2 设计一个串行数据检测器。该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出Y=1，否则输出Y=0。 解： （1）根据设计要求，设定状态: S2——连续收到两个1后的状态； S1——收到一个1后的状态； S3——连续收到三个1（以及三个以上1）后的状态。 6.5 时序逻辑电路的一般设计方法 （2）根据题意可画 出原始状态图： （3）状态化简。 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示。 S 0 S 1 S 2 S 3 X/Y S 0/0 0/0 0/0 1/0 1/0 1/1 1/1 0/0 S 2 S S 1 0 X/Y S 0/0 0/0 1/0 1/0 0/0 1/1 6.5 时序逻辑电路的一般设计方法 （5）选择触发器。 本例选用2个D触发器。 （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。 1/0 0/0 1/0 0/0 0/0 X/Y 1/1 Q 1 Q 0 00 01 11 6.5 时序逻辑电路的一般设计方法 由输出卡诺图可得电路的输出方程： 0 0 0 1 1 0 1 1 Qn→ Qn+1 0 1 0 1 D