第2章 CMOS集成电路基础.ppt

CMOS集成电路基础 集成电路(integrated circuit) 一种微型电子器件或部件。 把一个电路中所需的所有元件及布线互连一起，制作在一小块半导体晶片，然后封装在一个管壳内，成为具有所需电路功能的微型结构 它在电路中用字母“IC” 表示。 PCB与IC 集成电路内部构成与工作原理 制造集成电路的材料有 导体：含有大量自由电子，可在电压作用下自由运动，参与导电； 绝缘体：没有能够参与导电的自由电子； 半导体：部分电子在获得足够能量后可自由运动，参与导电。 2、半导体材料 最早使用的半导体材料是由Ⅳ族元素组成的单质半导体材料。如硅、锗晶体。 硅、锗禁带宽度很小，使其中的电子可以很容易获得能量向高能级跃迁参与导电；硅在地表中储量极大，目前仍是应用最广泛的半导体材料。 单质硅材料导电能力很弱，必须在其中选择性的加入少量杂质材料，提供更多自由电子。 引入杂质的过程称为掺杂； 掺杂不同杂质，得到的半导体材料分为N型和P型材料。 N型材料 使用Ⅴ族元素为掺杂杂质，杂质的五个价电子中，四个与周围的硅结合成共价键，多余的一个价电子成为自由电子，参与导电。 P型材料 使用Ⅲ族元素为掺杂杂质，杂质的价电子与周围三个硅原子的电子结合成共价键，缺少一个形成共价键的电子，出现电子的空位，成为“空穴”。 3、PN结 集成电路中的器件一般由P型和N型材料构成。P型材料与N型材料接触形成PN结。 PN结单向导电，只当P区电压高于N区（PN结正偏）时允许电流从P区流向N区。 4、场效应与半导体开关 场效应是指，在半导体材料附近施加不和半导体接触的电压时，则该电压会对半导体内部的电子或空穴形成吸引。 利用场效应制造的晶体管被称为场效应晶体管（FET）。可以作为半导体开关。 例如在P型半导体附近施加正电压，电压吸引半导体内的电子并形成积累。当电子积累到一定程度，P型半导体内局部变为N型，被称为反型。 场效应晶体管（FET） 应用最广的场效应晶体管是金属-氧化物-半导体场效应管，简称MOSFET或MOS管。一般有栅（G）、源（S）、漏（D）三个电极。 源漏之间被栅极覆盖的区域称为导电沟道。 根据源极、漏极掺杂类型的不同，MOS管分为NMOS和PMOS两种。 衬底接触 CMOS电路中，MOS管源区、漏区以外的区域称为衬底。 通常将PMOS管的衬底接高电位（正压）；NMOS管的衬底接低电位（负压），以保证电路正常工作 电路符号 CMOS逻辑电路 受栅极电压控制，由源漏电压的高低状态表示二进制。 源漏电位为高，表示二进制“1” 源漏电位为低，表示二进制“0” MOS管反型导通条件 PMOS管导通：栅极电压为低电位（负压），即逻辑“0”； NMOS管导通：栅极电压为高电位（正压），即逻辑“1” 集成电路制造(平面工艺) 先在硅表面制作一层二氧化硅； 然后通过光刻，在二氧化硅上需要扩散掺入杂质的区域开设窗口； 最后完成掺杂和金属化等工序，完成芯片的制造。 定义版图 什么是版图？ 集成电路制造工艺中，通过光刻和刻蚀将掩膜版上的图形转移到硅片上。这种制造集成电路时使用的掩膜版上的几何图形定义为集成电路的版图。 版图要求与对应电路严格匹配，具有完全相同的器件、端口、连线 一、单个MOS管的版图实现 设计中，常以宽度和长度值的比例式即宽长比（W/L）表示器件尺寸。 例：假设一MOS管，尺寸参数为20/5。则在版图上应如何标注其尺寸。 有源区 栅 导电沟道 有源区注入杂质形成晶体管， 栅与有源区重叠的区域确定器件尺寸， 称为导电沟道 1、图形关系 只要源极、漏极以及导电沟道所覆盖的 区域称为有源区。 芯片中有源区以外的区域定义为场区。 MOS管中电流由源极流向漏极。 沟道中电流流过 的距离为沟道长度； 截面尺寸为沟道 宽度。 电流方向 沟道长度 L 沟道宽度 W 2、器件尺寸设计 20/5 * * 王智鹏 PCB IC 1、制造材料 完美的硅晶体示意图 硅晶体截面示意图 电子被认为带负电——negative，所以这种材料被称为N 型半导体材料，掺杂的杂质称为施主。 空穴被认为带正电——positive，所以这种材料被称为P型半导体材料。掺杂的杂质称为受主。 栅极负责施加控制电压 源极、漏极负责电流的流进流出 导电沟道 同时使用两种MOS管的集成电路称为互补型金属-氧化物-半导体，简称CMOS。 PMOS NMOS （a）NMOS（b）PMOS （a）NMOS（b）PMOS （a）NMOS （b）PMOS 反相器 （非门） 1 0 OUT IN 1 0 与非门 1 1 0 1 1 0 0 0 OUT B A 或非门 1 1 0 1 1 0 0 0 OUT B A 硅片 氧化硅 光刻胶 扩散区 栅极负责施加控制电压 源极、漏