集成电路设计基础Ch01引言.pptVIP

80年代以后—DRAM的发展 关心工艺线 IDM与Fabless集成电路实现 集成电路发展的前三十年中，设计、制造和封装都是集中在半导体生产厂家内进行的，称之为一体化制造 (IDM，Integrated Device Manufacture)的集成电路实现模式。 近十年以来，电路设计、工艺制造和封装开始分立运行，这为发展无生产线（Fabless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。 Fabless and Foundry: Definition无生产线与代工: 定义 What is Fabless? IC Design based on foundries, i.e. IC Design unit without any process owned by itself. What is Foundry? IC manufactory purely supporting fabless IC designers, i.e. IC manufactory without any IC design entity of itself. 国内可用Foundry(代客户加工)厂家 国内在建、筹建Foundry(代客户加工)厂家 上海:“中芯”，8”,0.25?m, 2001.10 “宏力”，8”,0.25?m, 2002.10 “华虹-II”，8”,0.25?m, 筹建 台积电(TSMC),已宣布在松江建厂 北京: 首钢NEC, 8”,0.25?m,筹建 天津: Motolora, 8”,0.25?m, 动工 苏州: 联华(UMC),已宣布在苏州建厂 表1.5 射光所已开辟的的代工渠道和工艺 东?南?大?学 射?频?与?光?电?集?成?电?路?研?究?所 ? * ? * 东?南?大?学 射?频?与?光?电?集?成?电?路?研?究?所 1G 2003 $575 5P3M 0.25um CMOS 204mm2 256M 1998 $575 5P3M 0.35um CMOS 170mm2 64M 1994 $275 4P2M 0.5um CMOS 130mm2 16M 1991 $124 3P2M 0.8um CMOS 95mm2 4M 1988 $100 3P 1.2um CMOS 75mm2 1M 1986 $51 2P 2um NMOS 45mm2 256K 1982 价格 工艺 面积 容量 时间 表 1.2 1.2 当前国际集成电路技术发展趋势 12英寸(300mm) 0.09微米是目前量产最先进的CMOS工艺线 集成电路技术发展趋势 1) 特征尺寸：微米?亚微米?深亚微米，目前的主流工艺是0.35、0.25和0.18 ?m，0.15和 0.13?m已开始走向规模化生产； 2) 电路规模：SSI?SOC； 3）晶圆的尺寸增加, 当前的主流晶圆的尺寸为8英寸, 正在向12英寸晶圆迈进； 4）集成电路的规模不断提高, 最先进的CPU(P-IV)已超过4000万晶体管, DRAM已达Gb规模； 5）集成电路的速度不断提高, 人们已经用0.13 ?m CMOS工艺做出了主时钟达2GHz的CPU ； 10Gbit/s的高速电路和6GHz的射频电路； 6）集成电路复杂度不断增加，系统芯片或称芯片系统SoC(System-on-Chip)成为开发目标； 7）设计能力落后于工艺制造能力； 8）电路设计、工艺制造、封装的分立运行为发展无生产线（Fabless）和无芯片（Chipless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件. 集成电路技术发展趋势 1.3 无生产线集成电路设计技术 Relation of FF(无生产线与代工的关系) Layout Chip Design kits Internet Foundry Fabless 设计单位 代工单位 Relation of FICDVICMFoundry 无生产线IC设计-虚拟制造-代工制造 Foundry I Foundry II FICD: fabless IC designer VICM: virtual IC manufacture(虚拟制造) ( MOSIS, CMP, VDEC,CIC,ICC…) FICD 1 FICD 2 FICD 3 FICD 4 FICD n VICM VICM 1.4 代工工艺 MPW: cost Chip1 Chip1 Chip6 Chip2 Chip5 Chip4 Chip3 $50 000 $50 000 €500/mm2 CMP/France Charter/Singapore 射光所R