第十五讲DSPBuilder设计实例().pptVIP

  1. 1、本文档共18页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第十五讲DSPBuilder设计实例().ppt

《 E D A 技 术》 课 程 教 学 讲授:伍宗富 第 十五 讲 DSP Builder设计实例(2) 教学目的:使学生会用Quartus II和DSP Builder软件设计 DSP的常用应用模块。 教学重点:通过实例讲解DSP应用模块的开发方法。 教学难点:DSP应用模块的设计步骤。 教学方法:讲授法、计算机辅助法。 课时计划:2学时 使用教材: SOPC技术与应用.江国强 编著.北京:机械工业出版社 主要参考文献: [1] 刘洪涛.ARM嵌入式体系结构与接口技术[M].北京:人民邮电出版社 [2] 田耘等.无线通信FPGA设计[M].北京:电子工业出版社 [3] 孟宪元等.FPGA嵌入式系统设计教程[M].北京:电子工业出版社 [4] 徐光辉等.基于FPGA的嵌入式开发与应用[M].北京:电子工业出版社 [5] 沈文斌.嵌入式硬件系统设计与开发实例详解[M].北京:电子工业出版社 [6]周立功等.SOPC嵌入式系统基础教程[M].北京:北京航空航天大学出版社 [7] 王彦等.基于FPGA的工程设计与应用[M].西安:西安电子工业出版社 [8] 周润景等.基于QuartusII的FPGA/CPLD数字系统设计实例[M].北京:电子工业出版社 [9] 一、FIR滤波器设计 一、FIR滤波器设计 一、FIR滤波器设计 一、FIR滤波器设计 一、FIR滤波器设计 一、FIR滤波器设计 一、FIR滤波器设计 一、FIR滤波器设计 一、FIR滤波器设计 一、FIR滤波器设计 一、FIR滤波器设计 二、 数字调制系统设计 二、 数字调制系统设计 课堂小结 课外作业: (1)请根据自已的实践写出FIR滤波 器的设计步骤并说明如何获得设 计滤波器的系数; (2)上机操作实践。 * 电子设计自动化技术 讲授:伍宗富 * 电子设计自动化技术 讲授:伍宗富 * 湖南文理学院电气与信息工程学院 课题: DSP Builder设计实例(2) 三、课堂小结 四、作业 一、 FIR滤波器设计 二、 数字调制系统设计 信号滤波可以用滤波器改变信号的频率特性,让一些信号频率通过,而阻塞另一些信号频率。数字滤波器是由一系列滤波器系数定义的方程,可采取数字滤波程序来实现。在硬件不修改的情况下,只要改变滤波器的系统表即可完成滤波器特性的修改。通过接收原始数据,输出滤波后的数据,其性能的变化只需改变数字滤波器的系数表。 有限冲激响应数字滤波器(FIR)具有精密的线性相位,同时又可以有任意的幅度特性。 数学上L阶的FIR滤波器系统差分方程为: x(n)是输入采样序列,h(n)是滤波器系数,L是滤波器的阶数,y(n)表示滤波器的输出序列。 系统的传递函数为: 1. FIR滤波器原理 抽头延迟线 系数乘法器 加法器 直接I型FIR滤波器:可理解为一个分节的延时线,把每一节的输出加权累加,可得到滤波器的输出。但滤波器的阶数越高,占用的运算时间就越多,因此在满足指标要求的情况下应尽量减少滤波器的阶数。 对于直接I型的FIR滤波器是可级联的,要滤波器系数 可变的情况下,可以预先设计好一个FIR滤波器节, 在实际应用中通过不断地调用FIR滤波器节,将其级 联起来,完成多阶FIR滤波器的设计。 2. 16阶FIR滤波器设计 设计一个16阶的低通FIR滤波器,对模拟信号的采样频率Fs为48KHz, 要求信号的截止频率为Fc=10.8KHz,输入序列为宽为9位(最高位为符号位)。 1)4阶FIR滤波器子系统设计 为了便于调用子系统模块的更高级系统进行SignalCompile分析,必须对生成的子系统模块的“Mask type”进行设置。 使用“Mask Subsystem…”中的“Documentation”设置“Mask type”为“SubSystem AlteraBlockSet”就可以利用SignalCompiler正确地生成VHDL代码。 2. 16阶FIR滤波器设计 2)直接I型16阶FIR数字滤波器设计 16个常数端口设置滤波器的系数,可根据具体要求进行计算而确定。 2. 16阶FIR滤波器设计 2)直接I型16阶FIR数字滤波器设计 使用MATLAB的滤波器设计工具,获得滤波器系数。 (1)打开Matlab的FDATool “start”-“ToolBox

文档评论(0)

整理王 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档