ARM内核与流水线.ppt

9 异常 简介 9 异常 异常的入口和出口处理 9 异常 异常的入口和出口处理 9 异常 进入异常 9 异常 进入异常 9 异常 进入异常 9 异常 退出异常 9 异常 快速中断请求 9 异常 中断请求 9 异常 中止 9 异常 中止——预取指中止 9 异常 中止——数据中止 9 异常 中止——数据中止 9 异常 中止——数据中止 9 异常 软件中断指令 9 异常 未定义的指令 9 异常 未定义的指令 9 异常 异常优先级 9 异常 异常优先级 10 中断延迟 最大中断延迟 10 中断延迟 最大中断延迟 10 中断延迟 最大中断延迟 10 中断延迟 最小中断延迟 11 复位 复位 11 复位 复位 12 存储器及存储器映射I/O 简介 12 存储器及存储器映射I/O 简介 12 存储器及存储器映射I/O 简介 12 存储器及存储器映射I/O 简介 12 存储器及存储器映射I/O 简介 12 存储器及存储器映射I/O 地址空间 12 存储器及存储器映射I/O 地址空间 12 存储器及存储器映射I/O 存储器格式 12 存储器及存储器映射I/O 存储器格式 12 存储器及存储器映射I/O 存储器格式 12 存储器及存储器映射I/O 未对齐的存储器访问 12 存储器及存储器映射I/O 指令的预取和自修改代码 12 存储器及存储器映射I/O 指令的预取和自修改代码 12 存储器及存储器映射I/O 指令的预取和自修改代码 12 存储器及存储器映射I/O 预取可能存在的问题 12 存储器及存储器映射I/O 预取可能存在的问题 12 存储器及存储器映射I/O 指令存储器屏障（IMB） 12 存储器及存储器映射I/O 存储器映射的I/O 13 寻址方式简介 寻址方式分类 14 AMR7指令集简介 简介 14 AMR7指令集简介 ARM指令集 14 AMR7指令集简介 Thumb指令集 15 协处理器接口 简介 15 协处理器接口 简介 15 协处理器接口 可用的协处理器 16 调试接口简介 典型调试系统 17 ETM接口简介 简介 ARM7TDMI 总结 ARM7TDMI 是基于 ARM7 内核 3 级流水线---0.9MIPS/MHz 冯.诺依曼架构 CPI(Cycle Per Instruction) 约为1.9 T - Thumb 架构扩展, 提供两个独立的指令集： ARM 指令，均为 32位 Thumb指令，均为 16位 两种运行状态，用来选择哪个指令集被执行 D - 内核具有Debug扩展结构 M - 增强乘法器 支持64位结果. I - EmbeddedICE-RT逻辑---提供片上断点和调试点支持 ARM7TDMI 方框图 ARM7TDMI 内核信号 ARM7TDMI 内核 第02章 ARM技术与ARM体系结构 1.ARM体系结构版本 2.ARM内核 3.ARM流水线技术 3. ARM流水线技术分析 ARM7流水线技术 与三级流水线运行情况分析 ARM9流水线技术与五级流水线互锁分析 ARM7流水线技术 为增加处理器指令流的速度，ARM7 系列使用3级流水线. 允许多个操作同时处理，比逐条指令执行要快。 PC指向正被取指的指令，而非正在执行的指令 取指：将指令从存储器中取出，放入指令Cache中。 译码：由译码逻辑单元完成，是将在上一步指令Cache中的指令进行解释，告诉CPU将如何操作。 执行：这阶段包括移位操作、读通用寄存器内容、输出结果、写通用寄存器等。 最佳流水线 该例中用6个机器周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1机器周期 多周期ARM指令的3级流水线操作 取指的存储器访问和执行的数据路径占用都是不可同时共享的资源，对于多周期指令来说，如果指令复杂以至于不能在单个时钟周期内完成执行阶段，就会产生流水线阻塞。 存储器访问指令LDR 流水线举例 LDR指令执行，访问存储器，回写寄存器（占3周期） 该例中，用6机器周期执行了4条指令 指令周期数 (CPI) = 1.5 机器周期 分支流水线举例 执行分支指令时流水线被阻断（如BL跳转指令） 中断流水线举例 ARM920 的5级流水线操作 ARM920在指令操作上采用5级流水线 . 取指：从指令Cache中读取指令。 译码：对指令进行译码，识别出是对哪个寄存器进行操作并从通用寄存器中读取操作数。 执行：进行ALU运算和移位操作，如果是对存储器操作的指令，则在ALU中计算出要访问的存储器地址。 存储器访问：如果是对存储器访问的指令，用来实现数据缓冲功能（通过数据Cache）。 寄存器回写：将