FPGA_ASICFPGA配合NIOS技术的精确调频发生器.pdfVIP

FPGA 配合 NIOS 技术的精确调频发生器 中图分类号：TN911.7 作者：张伟 张燕峰 摘要：本设计以 Altera 公司的 APEX FPGA 器件为核心，采用直接数字频率合成技术(DDS)， 辅以必要的模拟与数字转换电路，形成一个精确调频发生器。本系统的主要特色：可以产生 任意波形的信号，输出信号的频率可精确调整，且频率稳定度很高。本系统也可以实现扫频 信号输出，且扫频起点、终点和步长均可调整。同时对输入模拟信号采集，并用 Nios 对采 样数据处理实现全数字调频。Abstract: The system is designed to construct a Waveform Generator based on DDS, with FPGA of Altera Corporation, complimented by necessary analog and digital conversion circuit. The character of the system is as follow: the system can generate random wave signal, the frequency of output signal can be adjusted accurately, the stability of output frequency is very high. Also the system can export the swept signal with adjustable start-point, end-point and swept step. The extended application can gather the input analogy signal , and apply NIOS to deal with the sampling signal such that frequency modulation, frequency conversion function can be realized all in digital. 一、概述 在常用的信号源及信号处理设计方案中，RC/LC 振荡电路频率调整方便，但是它的工作 频率稳定度较低。频率稳定度较低导致系统的工作稳定度降低，使其不适用于对精度要求较 -6 高的场合。晶振具有稳定且较高的频率，其频率稳定精度可达到 10 以上，但是它的频率是 固定不可调的。晶振不能很方便地产生各种频率可变的信号。晶振加锁相环（PLL ）电路可 结合晶振频率稳定度高和锁相环频率可调的优点,但是输出频率只能成倍的变换，还是不能 解决频率可调的根本问题；频率合成器则通过一排晶体振荡器来产生的各种频率的信号，通 过开关进行频率混合实现频率合成，但外围电路复杂，分辨率难以提高。 DDS （Direct Digital Frequency Synthesis ）技术的出现无疑为我们提供了一种新的选择。 DDS 技术采用晶振作为系统的时钟，从而提高了输出频率的稳定性；频率控制字及相位累 加器的位数决定了频率分辨率，其计算公式为 △f fclk/2N 。这里fclk 为系统时钟频率；N 为相位累加器的位数。随 N 增大使得频率分辨率提高；同时频率控制字的可调整性使得系 统输出频率非常容易调整。 在此思想指导下，我们应用 ALTERA 公司的 FPGA 器件、Quartus Ⅱ开发环境和NIOS 软核等相关的开发工具，采用 VHDL 语言及 SOPC 设计思想，辅以必要的模拟与数字转换 电路，构成了一个基于DDS 技术的数字调频发生器，该设计解决了输出频率在精确度和可 调性之间的矛盾。 二、功能说明 本系统由数字式点频信号发生器、扫频信号源和全数字调频发生器三部分组成。 1、信号发生器 具有产生多种波形（如：正弦波、三角波、锯齿波和方波 4 种波形）的功能。用键盘 输入选择上述波形，并可进行相位连续切换。重复频率可调，