电子教材-多微处理器系统中总线仲裁逻辑的设计.pdfVIP

多微处理器系统中总线仲裁逻辑的设计 蔡舒平，谭伦农 (江苏大学 电气信息工程学院 江苏 镇江 212013) 摘 要：本文给出了一种多微处理器体系结构,重点讨论了多微处理器间信息交换和仲裁逻辑的实现 机制及具体设计步骤，并给出了具体实现的硬件逻辑电路及交换的时序图。实际运行表明：该仲裁 逻辑电路具有仲裁开销小、扩缩性好、可靠性高等特点；它完全能满足高性能的测控系统和各种高 精度的智能仪器仪表的特殊要求。 关键词：多微处理器系统；公共总线；公共存储器；总线仲裁 中图分类号：TP302 文献标识码：A The design of bus arbitrating logic on multiprocessor systems CAI Shuping, TAN Lunnong (School of electrical information and engineering, Jiangsu University, Zhenjiang, Jiangsu, 212013) Abstract: The novel way of multiprocessor system architecture is presented in this paper. Message exchanging, bus arbitrating strategy and specific design procedure are discussed in detail among multiprocessor systems. Finally, a specific circuit of hardware and timing diagrams of message exchanging about the bus arbitrating logic are given. Practical application shows that the bus arbitration logic mentioned above is characteristic of low arbitration overhead, fine scalability and higher reliability. It is fit for various types of monitoring and controlling systems and sophisticated intellectual instrument especially. Key words: Multiprocessor system; Common bus; Common memory; Bus arbitration 1 引言 在目前高性能的测控系统和高精度的智能仪器仪表中，通常采用多个处理器通过共享总线访问 公共存储器的体系结构。这种结构的好处是可以把复杂的任务分解为若干子任务后分配给多个微处 理器去完成,而各子任务间的交互作用则是通过多微处理器间互连机构的彼此通信来实现,使得整个 系统的吞吐率和实时性大为提高,克服了单处理器系统在信息处理能力和系统可靠性方面的严重不 足。 多微处理器系统工作的关键是要解决好总线仲裁问题，即任一时刻当多个竞争者争用总线资源 时，只能从中选择一个且只能有一个处理器来控制总线，访问共享存储器。总线仲裁逻辑一般可分 为集中式仲裁和分布式仲裁两大类；由于分布式仲裁使系统具有很好的扩缩性且当其中一个仲裁部 件发生故障时，不影响电路的其他部分，这使得整个系统的可靠性得到进一步的提高，所以在现行 的多微处理器系统中，大都采用此种形式的仲裁电路结构。 2 系统硬件配置及总线体系结构 本系统为一综合自动化测控系统，要求测试和控制的数据量大、实时性高，系统不仅要高速采 集各模拟量和开关量，还要与 PC 机通信，所以单微处理器系统已不能满足实时性的要求，因此本系 统采用多微处理器系统，系统中微处理器采用 MCS-96 系列单片机，如图 1 所示。 PC 通信 调试/诊断 通信扩展板 LBUS 总线仲裁