第9章 集成门电路及组合逻辑电路.pptVIP

2. 交换律 A+B=B+A AB=BA 3. 结合律 A+B+C=(A+B)+C=A+(B+C) ABC=(AB)C=A(BC) 4. 分配律 A(B+C)=AB+AC A+BC=(A+B)(A+C) 5. 吸收律 A+AB=A A(A+B)=A 6. 反演律（摩根定律） 7. 重复项添加定理 AB+AB=AB A=A+AB+AC 第9章 集成门电路和组合逻辑电路 9.5.1 逻辑代数简介 2. 逻辑函数的化简 (1) 并项法 应用 (2) 配项法 应用 第9章 集成门电路和组合逻辑电路 9.5.1 逻辑代数简介 第9章 集成门电路和组合逻辑电路 （3）吸收法 利用 可将AB项消去。 （4）加项法 利用 加入相同项后，合并化简。 9.5.1 逻辑代数简介 第9章 集成门电路和组合逻辑电路 9.3 TTL门电路 9.3.1 TTL与非门电路 +5V F R4 R2 R1 3k? T2 R5 R3 T3 T4 T1 T5 A B C 750? 3k? 360? 100? ① 输入级。由多发射极管T1和电阻R1组成，其作用是对输入变量A、B、C实现逻辑与，所以它相当一个与门。 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 +5V F R4 R2 R1 3k? T2 R5 R3 T3 T4 T1 T5 A B C 750? 3k? 360? 100? 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 ② 中间级。由T2、R2、R3组成，在T2的集电极与发射极分别可以得到两个相位相反的电压，以满足输出级的需要。  ③ 输出级。由T3、T4、T5和R4、R5组成，这种电路形式称推拉式电路，它不仅输出阻抗低，带负载能力强， 而且可以提高工作速度。 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 工作原理简析 1.输入端不全为 “1”的情况 Y R4 R2 R1 3k? T2 R5 R3 T3 T4 T1 T5 A B 750? 3k? 360? 100? C 0.3V 1V 截止 负载 拉电流 该电压不足以使T2、T5导通 电位接近电源电压使 T3 ，T4导通 输出端电位 2. 输入端全为 “1”的情况 Y R4 R2 R1 3k? T2 R5 R3 T3 T4 T1 T5 A B C 750? 3k? 360? 100? 全接高电平 “3V” 导通 钳位在2.1V 约1V 都截止 负载门 灌电流 输出端电位 3V 3V 3V 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 两种实际的TTL 与非门芯片 CT74LS20(4输入2门) CT74LS00(2输入4门) 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 TTL “与非” 门的特性及技术参数 1. TTL “与非” 门的电压传输特性 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 2. 输出高电平电压UOH和输出低电平电压 UOL 输出高电平电压 UOH，对应于AB 段输出电压 输出低电平电压 UOL对应于DE 段输出电压 通用TTL “与非” 门 典型值 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 3. 噪声容限电压 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 低电平噪声容限电压 UNL：在保证输出的高电平电压不低于额定值90％的条件下所容许叠加在输入低电平上的最大噪声（或干扰）电压。 是在保证条件下所容许的最大输入低电平电压 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 高电平噪声容限电压 UNH：在保证输出的低电平电压的条件下所容许叠加在输入高电平（极性和输入信号相反）的最大噪声（干扰）电压。 在上述保证条件下所容的最小输入高电平电压 5. 扇出系数NO 指一个 “与非” 门能带同类门的最大数目，表示带负载能力. 对TTL “与非”门 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 6. 平均传输延迟时间 平均传输延迟时间 注意：此值愈小愈好 第9章 集成门电路和组合逻辑电路 9.3.1 TTL与非门电路 上升延迟时间 下降延迟时间 第9章 集成门电路和组合逻辑电路 9.3.2 集电极开路与非门(OC门) +5V F R2 R1 3k? T2 R3 T1 T5 A B C 750? RL U 问题的提出： 为解决一般TTL与非门输出端不能直接相连而设计的。 接入外接电阻R后