第2章 输入输出接口与过程通道23.pptVIP

  1. 1、本文档共87页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第2章 输入输出接口与过程通道23

根据信号的时间特性,按时间和幅值 的连续性、离散性可把信号分为4类: 1.时间连续、幅值连续的信号,如图a所示; 2.时间连续、幅值离散的信号,如图b所示; 3.时间离散、幅值连续的信号,如图c所示; 4.时间离散、幅值离散的信号,如图d所示; 3. I/O接口概念 (1) 过程通道中包括有I/O接口。 (2)接口:计算机与外设交换信息的桥梁。包括输入接口和输出接口两种。 (3)接口技术:研究计算机和外设之间如何交换信息的技术。 (4)I/O接口电路:是主机和外围设备之间交换信息的连接部件。它能使主机和外设能够协调工作,有效地完成信息交换。 5.I/O接口的3种端口 (1)数据端口(双向);(2)状态端口(单向) (3)控制端口(单向) 6.I/O接口功能 (1)转换信息格式;例如串—并。 (2)提供联络信号;例如“忙”、“准备好”。 (3)协调速度差异; (4)进行选址译码;例如74LS138译码器。 (5)实现电平转换;例如RS232—TTL. (6)具备时序控制;有的接口电路具有自己的时钟发生电路,以满足微机和各种外设在时序方面的要求。 (7)最好是可编程。用程序代码设置接口的某些功能。 7.数字量输入输出通道所需的接口性质 (1)DI通道 需要具有三态功能的接口电路,如器件74LS373、74LS244等; (2)DO通道 需要具有锁存功能的接口电路,如器件74LS373、74LS273等。 附图1:74LS244引脚图—单向三态门 附图2:74LS373引脚图— 带三态门的8位锁存器 附图3:74LS273引脚图—8位锁存器 任务:从系统中检测模拟信号,将之转换为数字信号,经接口送入计算机。 一、AI 通道的组成 1.I/V变换; 2.多路开关; 3.采样保持器; 4.A/D转换; 5.接口逻辑电路。 二、模拟多路转换器—多路开关 1.CD4051---单端8通道(8入1出或1入8出) 2.CD4052差动式4通道模拟开关 DIP16脚, 1----8:0Y、2Y、Y、3Y、1Y、INH、VEE(负电源)、VSS(GND) 9---16:B、A、3X、0X、X、1X、2X、VDD (正电源) 三、信号的采样、保持 1.采样 在A/D转换前,要对模拟信号进行采样。 采样:把一个时间上连续的模拟信号变换为时间上离散、幅值上连续的信号。 保持:用来“凝固”随时间变化的快速模拟信号,由于A/D转换需要一定的时间,在转换期间,要求模拟信号保持稳定。 例:设输入的模拟量为0-4.99V时,输出的数字量为000-111,则输入与输出的对应关系为: 三、ADC与CPU连接时应注意的问题 1.ADC的分辨率—ADC的位数与CPU的数据总线的条数是否一致?若分辨率多,则CPU读数据时需分两次或多次读出转换所得的数字量。 2.ADC的输出三态门--ADC芯片内是否有三态数据输出,若有,则ADC的数据线可直接接在CPU的数据总线上;若无,则须在ADC的输出数据线与CPU的数据总线之间,外加三态门,才能连接。如74LS244。 3.ADC的启动信号—ADC的转换启动,有电平启动和脉冲启动之分。对于电平启动的ADC,其启动电平要在整个转换过程中维持不变,直到转换结束。如果在转换结束之前撤掉其启动信号,就会中止转换过程,而得不到正确值。对于脉冲启动,只要转换开始之后,即可撤除。 CLK:时钟输入端.ADC0809只有在时钟脉冲信号的同步下才能进行A/D转换,每个时钟脉冲只逐次逼近一位。 START:启动脉冲输入端。正脉冲有效。其中正脉冲的上升沿清除逐次逼近寄存器SAR的内容,下降沿用来启动A/D转换正式开始。常将ALE与START一起连接。 EOC:转换结束信号,高电平有效。 OE:允许输出端,三态门控制信号。当OE=1时,转换所得数字量出现在D0—D7脚上;当OE=0时,则D0—D7呈高阻。 VREF+、 VREF-:基准电压的高低电平端,必须满足:VCC≥ (VREF+) (VREF-) ≥ 0 (VREF+)+ (VREF-)=VCC VREF+、 VREF-决定了输入的模拟电压的最大和最小值。通常将VREF+与VCC接在一起,将VREF-与GND接一起(单极性时);或将VREF+接正电源端,将VREF-接负电源端(双极性时)。 D0—D7:转换所得的8位数字量。 注意:ADC0809为何无片选脚? 3.ADC0809与微处理器的连接 (1)直接连接; (2)通过并行接口芯片Intel8255同CPU连接。 12/8(2):数字量输出位数控制脚,为1时12位输出;为0时单字节输出,即只有高8位或低4位有效。 A0:用于分辨率和字节的选择。在转换启动时,若

文档评论(0)

xiaolan118 + 关注
实名认证
文档贡献者

你好,我好,大家好!

版权声明书
用户编号:7140162041000002

1亿VIP精品文档

相关文档