chapter3 80868088微处理器.ppt

1、8086/8088CPU的指令流水线技术 从第2章论述的微型计算机原理中，可看出指令的执行过程主要有两大步： ①取指并译码，即明确该指令执行什么操作； ②执行指令，即按照操作码完成对操作数的处理。 在8086/8088推出前的CPU中，指令的执行过程是以串行方式进行的，即只有在前一条指令执行完后，CPU才会去取下一条指令，取指和执行指令是依次进行的，如图3-1（a）所示。 8086/8088的流水线操作 8088 CPU包括两大部分：EU和BIU BIU不断地从存储器取指令送入指令队列缓冲器，EU不断地从指令队列缓冲器取出指令执行 EU和BIU构成了一个简单的2工位流水线 指令预取队列指令队列缓冲器是实现流水线操作的关键（类似于工厂流水线的传送带） 新型CPU将一条指令划分成更多的阶段，以便可以同时执行更多的指令 例如，PIII为14个阶段，P4为20个阶段(超级流水线) 结论 指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求 什么是分时复用？ 分时复用就是一个引脚在不同的时刻具有两个甚至多个作用 最常见的总线复用是数据和地址引脚复用 总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线复用方法 时序（Timing）描述各信号随时间的变化及相互间的因果关系。 总线时序描述CPU引脚如何实现总线操作 CPU时序决定系统各部件间的同步和定时 总线操作是指CPU通过总线对外进行的各种操作 8088的总线操作主要有： 存储器及I/O的读操作 存储器及I/O的写操作 中断响应操作 总线请求及响应操作 总线空闲——指CPU正进行内部操作、不进行对外操作的总线空闲状态Ti 总线周期是指CPU通过总线与外部（存储器或I/O端口）进行一次数据交换的过程 指令周期是指一条指令经取指、译码、操作数读写直到指令完成所需要的时间 8088的基本总线周期为 4 个时钟周期 4个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数 需要延长总线周期时可插入等待状态Tw 任何指令的取指都会产生存储器读总线周期，读取的内容是指令代码 任何一条以存储单元为源操作数的指令都将引起存储器读总线周期，任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期 执行IN指令产生I/O读总线周期，执行OUT指令产生I/O写总线周期 CPU响应可屏蔽中断时产生中断响应总线周期 指令 add [bx], ax 将产生那些总线周期？ 总线操作中的时序同步 CPU总线周期采用同步时序： 各部件都以系统时钟信号为基准 当相互不能配合时，快速部件（CPU）插入等待状态等待慢速部件（I/O和存储器） CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作 【例3-1】设某存储单元的段基址为2000H，偏移地址是5678H。写出该单元的逻辑地址、物理地址，以及该单元所在段的首末单元物理地址。 解：该单元的逻辑地址表示为2000H：5678H； 该单元的物理地址是 PA=段基址×10H+偏移地址（EA） =2000 H×10H +5678H=25678H； 该单元所在段的首单元地址是： 段基址×10H=20000H； 该单元所在段的末单元地址是： 段起始地址+FFFFH=2FFFFH。 物理地址的计算示意如图3-17所示。 11 在实模式下，对于如下段寄存器内容，写出相应的段起始地址和结束地址： （1） 1000H（2） 1234H（3） E000H （4） AB00H 12 在实模式下，对于如下的CS：IP组合，写出相应的存储器地址： （1） 1000H：2000H （2） 2400H：1A00H （3） 1A00H：E000H （4） 3456H：AB00H 13 什么是总线周期？微处理器在什么情况下才执行总线周期？ 14 一个基本的总线周期由几个状态组成？在什么情况下需要插入等待状态？ 15 什么叫做非规则字？微处理器对非规则字的存取是如何进行的？ 16 什么是存储器的分体结构？用什么信号来实现对两个存储体的选择？ 17 为什么8086微处理器要采用分体结构？而8088微处理器不采用分体结构？ 8088的指令执行过程 并行工作方式： 第4章：等待状态Tw的插入 最小组态总线形成（Intel 产品手册推荐电路） 8088的内部结构 1 2 3 4 内部暂存器 IP ES SS DS CS 输入/输出控制电路 总线 执行部分控制电路 ∑ ALU 标志寄存器 AH