电子学方法实验教案.ppt

* 6、各电阻、电容的值的确定可以先定电容的序列值，再依据 相关公式计算电阻的值。 7、注意示波器的接地端接机壳，直流电源的公共端不与示 波器的接地端相连，避免被测三极管C、E短路。 五、提高实验内容： 1、改进电路，使示波器显示的输出特性曲线无回扫线。 2、自行设计电路实现输出特性曲线显示更符合平时的习惯， 即X轴应显示Vce而不是-Vce。 * 实验五、综合实验 本实验单元共安排4个实验题目供同学们选做，实验题目如下： 实验一：计数型控制器设计 实验二：智力竞赛抢答计时系统设计 实验三：数字信号三位数字频率计系统设计 实验四：直流数字电压表 器件资料： /s/239/t/498/27/c4/info10180.htm * 器件列表 注意：发的数字器件都是5V TTL电平标准！ 型号 说明 74LS00 2输入与非门 74LS04 非门 74LS14 施密特非门 74LS20 4输入与非门 74LS74 触发器 74LS75 锁存器 74LS93 4位二进制计数器 74LS123 单稳态触发器 74LS161 可预置数的4位二进制计数器 74LS194 可预置数的4位移位寄存器 74LS249 4-7译码器 74LS390 双十进制计数器 NE555/LM555 定时器 DAC0832 DA转换器 * 实验一：计数型控制器设计 设计要求：试设计一控制器，要求控制器在开机T秒后启动某节拍分配器开始工作，而在节拍分配器运转N秒后自行停止，以后不断重复执行。T和N值可根据一组开关的预置值进行选择，节拍分配器的输出要求按下列程序工作： * 计数型控制器设计注意事项： 1、彩灯的循环显示可移位寄存器74LS194实现，设计控制器实现对74LS194左移、右移和置数端子的控制。控制器的设计可用74LS93实现。 2、起停控制可通过两个计数器控制D触发器实现对时钟信号的闸门控制。 * * 振荡电路 * 复位电路 * 置数 * 组合逻辑1 * 组合逻辑2 如果没有组合逻辑2，则状态1、2、4下的LED点亮满足设计要求。但状态3的输出不满足条件。 如果没有组合逻辑2，在状态3下，LED的点亮顺序为 而要求的顺序为 据此设计组合逻辑2 * LED驱动 发光二极管导通电压约2V，亮度适中需要5-10mA电流。 74系列IO口高电平输出5V。 据此计算限流电阻大小。 排组 * 搭建和调试步骤 * 实验二：智力竞赛抢答计时系统设计 设计要求：抢答电路能允许三组同学同时参加竞赛，在宣布了题目后，只要三组同学要求答题（通过开关）的时间差在100ns以上，电路应能予以判别，一旦某组抢到了答题权利，其他两组的抢答权利既自动取消。电路能给出谁首先抢到了答题权利的闪光显示信号。抢答所用时间由计时电路告知，要求计时电路显示时间精确到秒，最大显示时间为90秒。一旦时间大于等于三分钟，电路自动停止计数，并取消所有同学的抢答权利。计时和抢答电路既受裁判控制，也受智力竞赛抢答获胜者控制。 智力竞赛抢答计时系统设计注意事项： 1、抢答器可以用锁存器或触发器实现，也可以直接用与非门互锁实现。 2、计时系统可用计数器390和译码器249实现。 * 抢答判决 * 计数显示 如何控制计数的开始与停止？ 如何实现90秒自动停止，并且取消所有人的抢答权？ * 数码管 共阴极数码管 * 4-7译码器 74LS249 OC门输出，考虑到器件最大灌入电流来取上拉电阻。 * 实验三：数字信号三位数字频率计系统设计 设计要求：设计一个三位数字显示频率计系统，要求测频范围为0.1～99.9kHz，三位数字显示末位为四舍五入显示（误差≤±0.05 kHz）。当被测频率f>99.9kHz时，电路应能给出小数点闪光的溢出显示。 数字信号三位数字频率计系统设计注意事项： 1、该系统主要是被测信号和闸门信号通过闸门形成的脉冲计数显示系统设计，可用晶体振荡器分频后形成闸门信号，计数显示与抢答计时系统一样。 * 2、该系统的另一个设计要点是计数器的锁存清零问题，闸门信号、锁存信号和清零信号的关系如下（锁存信号也可以是高电平锁存，清零信号也可以低电平清零）： 注意：锁存信号和清零信号的电平高低应视具体锁存器和计数器要求而改变，锁存信号和清零信号的产生可用单稳态器件74LS123实现。 * 1秒