6-四-触发器.ppt

实验原理 双D触发器74LS74 (a) 外引脚图 (b)逻辑符号 4.4 边沿触发器 二、 集成边沿D触发器74LS74-引脚图及功能介绍 双D触发器74LS74的功能表 触发方式为CP上升沿触发。 低电平有效的异步置0端和异步置1端 74LS74的时序图 置0 置D 置1 实验原理 74LS74如何实现2分频？ 首先：通过将 反馈到D端方法，实现二分频器。 4.4 边沿触发器 三、 集成边沿D触发器74LS74-应用举例 74LS74如何实现4分频？ 将第一个二分频器的输出接第二个二分器，则可实现四分频的功能。 D触发器组成十六分频器 ①特征方程 4.4 边沿触发器 一、功能描述（CP下降沿触发） J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn ②状态真值表 ③波形图 设初态Q=0 集成JK触发器74LS112 (a) 外引脚图 (b) 逻辑符号 　74LS112为下降沿触发的双JK触发器。SD、RD分别为异步置1端和异步置0端，均为低电平有效。 实验原理 4.4 边沿触发器 二、集成边沿JK触发器74LS112-引脚图及功能介绍 二、集成边沿JK触发器74LS112 和软件中的芯片引脚对比 74LS112功能表 置0 置1 置1 置0 74LS112的时序图 4.4 边沿触发器 三、集成边沿JK触发器74LS112-应用举列 串行数值比较器 4.4 边沿触发器 三、集成边沿JK触发器74LS112-应用举列 仿真结果 触发器五种逻辑功能的比较 无约束， 但功能少 无约束， 且功能强 令 J = K = T 即可 令J = K = 1 即可 D 功能 1 0 Qn+1 1 0 D Qn+1 = D T 功能 Qn Qn Qn+1 1 0 T RS 功能 不定 0 1 Qn Qn+1 1 1 0 1 1 0 0 0 S R Qn+1 = S + RQn RS = 0(约束条件) JK 功能 Qn 1 0 Qn Qn+1 1 1 0 1 1 0 0 0 K J Qn+1 = JQn + KQn T′功能 (计数功能) 只有 CP 输入端， 无数据输入端。 来一个CP翻转一次 Qn+1 = Qn 触发器的功能转换 目前生产的时钟控制触发器定型产品中只有JK触发器和D型触发器较多。其它功能的触发器可由这两种触发器转化而成。一般转换过程如下： （1）写出以有触发器和待求触发器的特性方程。 （2）变换待求触发器的特性方程，使之形式与以有触发器的特性方程一致。 （3）根据方程式，如果变量相同、系数相等则方程一定相等的原则，比较已有和待求触发器的特性方程，求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图 【例1】JK触发器→D触发器 【例2】JK触发器→T触发器 【例3】D触发器→T＇触发器 【例4】JK触发器→转换成T＇触发器 第4章 小结 1．触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2．描写触发器逻辑功能的方法主要有特性方程、状态真值表、状态转移图和波形图等。 3．触发方式： (1) 基本RS触发器，为电平触发方式。 (2) 同步RS触发器，为电平触发方式。 (3) 主从JK触发器，为脉冲触发方式(主从触发方式)。 (4) 边沿触发器，为边沿触发方式。 4.集成触发器触发器原理 功能及使用方法 * 第四章 集成触发器原理 功能 应用 基本RS触发器(74LS279) D触发器(74LS375) 主从JK触发器(74LS72) 边沿JK触发器(74LS112) 边沿D触发器 (74LS74) 触发器之间的转换 第4章 触发器 触发器是构成时序逻辑电路的基本单元。它是一种具有记忆功能，能储存1位二进制信息的逻辑电路。 触发器的特点： 我们把输入信号作用前的触发器状态称为现在状态(“现态”)，用Qn和Qn表示(或用Q和Q表示)；把在输入信号作用后触发器的状态称为下一状态(“次态”)，用Qn+1和Qn+1表示。 ①具有两个稳定的状态，用来表示电路的两个逻辑状态； ②在输入信号作用下，可以被置成“0”态或“1”状态； ③当输入信号撤消后，所置成的状态能够保持不变。 一、触发器的特点 二、触发器的类型 根据逻辑功能不同分为 RS 触发器 D 触发器 JK 触发器 T 触发器 T ? 触发器 根据触发方式不同分为 电平触发器 边沿触发器 主从触发器 根据电