基于门延时的数字TDC电路设计.pdfVIP

基于门延时的数字TDC电路设计 李大鹏·，徐东明2，陈文宣， (1．西安邮电学院电子工程学院，陕西西安710061； 2．西安邮电学院通信与信息工程学院，陕西西安710061； 3．西安深亚电子有限公司，陕西西安710061) to 摘要：为了扩大时间数字转换(TimeDigital 测量结果的正确有效，提出了一种数字TDC电路的设计方法。采用与工艺无关的环形门延时单元的设计 方法，缩小了电路规模，且可以方便地移植到其它系统中。通过Veti HDL语言对该设计进行了RTL log 级的描述，最后通过了时序仿真和FPGA验证。该设计方法与现有设计方法相比，使用较少的逻辑资源达 到了大量程高精度的测量要求，计数结果正确稳定。 关键词：时间数字转换；环形门延时链；现场可编程门阵列；集成电路设计 CircuitBasedon Time of TDC theGate DesignDigital Delay LI Wen-xuan2 Da-pen91，XU Dong-min91，CHEN ofPostsandTeleommunicationsXi‘an (1．Xi‘an 710061，China； University 2．Xi‘an Electronics Supermicro Co．，LTDXi‘蛐710061，China) andits Abstract：Inorderto the oftheTDCcircuit ensurethatthe range resolution，to improvemeasuring measuring resultsarecorrectand forwardakindof TDCcircuit method．ItCallreducethe effective，thispaperputs digital design circuitscaleandcallbe toother USe8the of HDLto the easilyported systems．Thispaper languageVeriolg design circuitinRTLleveland the simulationandFPGAverificationatlast．Itachievesthe of passes requirements timing wide and the time methodandreducethe resources rangehighprecisionbyusinggate delay logic countresultsare correctandst