集成封装考试1.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
1.再流焊与波峰焊工艺过程比较 1)波峰焊工艺先将微量的贴片胶(绝缘粘接剂)印刷或滴涂到元器件底部或边缘位置上(贴片胶不能污染印制板焊盘和元器件端头),再将片式元器件贴放在印制板表面规定的位置上,然后将贴装好元器件的印制板放在再流焊设备的传送带上,进行胶固化。固化后的元器件被牢固的粘接在印制板上,然后进行插装分立元器件,最后与插装元器件同时进行波峰 2)再流焊工艺先将微量的铅锡焊膏印刷或滴涂到印制板的焊盘上,再将片式元器件贴放在印制板表面规定的位置上,最后将贴装好元器件的印制板放在再流焊设备的传送带上,从炉子入口到出口大约需要5-6分钟就完成了干燥、预热、溶化、冷却全部焊接过程焊接, 3.陶瓷封装的工艺流程 答: 5.简述倒装焊的优缺点 答:优点:(互连线短,互连电容、电阻、电感小,适合高频、高速元器件 (占基板面积小,安装密度高,这在现代电子产品中极为重要 (芯片焊区可面分布,适合高速I/O器件 ④芯片安装和互连可以同时进行,工艺简单、快速,适合SMT工业化大批量生产 缺点:①需要精选芯片 ②安装互连工艺操作有难度,焊点检查困难 ③凸点制作工艺复杂,增加芯片制作工艺及成本 ④材料间匹配性生产周期加长,散热能力有待提高 7.引线键合可能引起什么样的失效,原因何在? 影响打线键合可靠度的因素包括应力变化、封胶与芯片粘结材料与线材的反应、腐蚀、金属间化合物形成与晶粒成长引致的疲劳及浅变因素(Stress-induced Creep)等影响,键合的可靠度通常以拉力试验(Pull Test)与键合点剪切试验(Ball Shear Test)测试检查。金线与铝键合界面金属间化合物的形成为打线键合破坏最主要的原因 8.请解释产品可靠性的浴盆曲线 上图所示的早夭区是指短时间内就会被损坏的产品,也是生产厂商需要淘汰的,客户所不能接受的产品;正常使用寿命区代表客户可以接受的产品;耐用区指性能特别好,特别耐用的产品。由图上的浴缸曲线可见,在早夭区和耐用区,产品的不良率一般比较高。在正常使用区,才有比较稳定的良率。大部分产品都是在正常使用区的。可靠性测试就是为了分辨产品是否属于正常使用区的测试,解决早期开发中产品不稳定,良率低等问题,提高技术,使封装生产线达到高良率,稳定运行的目的。 国外通用的BGA返工工艺流程如下:确认缺陷BGA组件→拆卸BGA→BGA焊盘预处理→检测焊膏涂覆→重新安放组件并再流→检测 探针卡是一种测试接口,主要对裸芯进行测试,通过连接测试机和芯片,通过传输信号,对芯片参数进行测试. 探针卡的存放: 1 请勿将探针卡放置于过高或过低于常温的环境下。由于膨胀系数的不同,过高或过低的温度可能会使您的探针卡受到损坏。 2 请勿将探针卡放置于潮湿的环境下。潮湿的环境可能使您的探什卡产生低漏电、高泄漏电流等不良情况。 3 请勿将探针卡放置于具有腐蚀性化学品的环境下。 4 请务必将探针卡放置于常温、干燥、清洁的环境下,并以坚固的容器保存。避免剧烈的震动,以免造成针尖位置的偏移 答: A、测试之前,首先要保证测试机资源和DUT(被测芯片device under test)的硬件连接是否完好,由于基本上每个引脚都会测试O/S,所以通过此项参数的测试,基本可以看出硬件连接是否有问题,所以此项参数有时也称为通断测试(continuity)测试 B、可以迅速检验出IC是否失效,而不必浪费大量的测试时间在其他测试项上,一般情况下O/S失效,有两种情况,其一为测试机资源和IC引脚接触不良,可使用万用表检查连接情况解决,其二,为IC本身失效,如果是FT测试,特别是经过CP测试后的FT测试,大部分都是封装的问题,可以直接做FA以确定问题所在,如果是CP测试,在排除了探针接触问题后,基本上可以定位在wafer的问题上。在测试完O/S后,我们一般会安排ICC作为第二项参数的测试,以检验IC的静态电流或工作电流是否正常,如果IC有关断功能的,可以考虑在ICC之前进行测试。后面可以再安排一些直流参数的测试,再次为功能测试,最后为关键性能测试,这样安排测试顺序的好处在于可以节省大量的测试时间,因为在IC的量产测试中,测试机一般会设置成fail stop的模式,也就是其中一项参数失效后就不在继续测试后面的参数,而前面的测试参数比较简单,测试时间也比较少,后面的参数复杂,而且时间长,所以会节省很多时间,在出货量很大的时候,这点尤其重要! 14.开短路测试的测试原理 答: 开短路测试的测试原理 比较简单,分open_short_to_VDD测试和open_short_to_VSS测试。 一般来说芯片的每个引角都有泄放或保护电路(ESD),是两个首尾相接的二极管,一端接VDD,一端接VSS。信号是从两个二极管的接点进来。测试时,先把芯片

文档评论(0)

jhyy + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档