半导体集成电路工艺流程.pdfVIP

集成电路制造工艺流程 晶体的生长 $ }/ ` @ `0 a/ p2 d$ V2 U. 晶体切片成 wafer ) ] h5 C s* ^ E 晶圆制作 5 t4 _! ^0 s/ |0 S5 |# z7 G 功能设计 à 模块设计 à 电路设计à 版图设计 à 制作光罩 7 F B. u4 |; B% { 工艺流程 - N7 H( c+ }7 a1 C. U8 0 @ L2 R8 c/ ~ 1) 表面清洗 晶圆表面附着一层大约 2um 的 Al2O3 和甘油混合液保护之 , 在制作前必须进行化学刻蚀和表 面清洗。 \! d* H6 T2 H6 L 2) 初次氧化 % { X D0 Y x; [2 r% G _5 q 有热氧化法生成 SiO2 缓冲层，用来减小后续中 Si3N4 对晶圆的应力 氧化技术 干法氧化 Si( 固 ) + O2 ＝ SiO2( 固 ) + y2 L. u# a6 w 湿法氧化 Si( 固 ) +2H2O ＝ SiO2( 固 ) + 2H2 干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速 度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当 SiO2 膜较薄时，膜厚与 时间成正比。 SiO2 膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的 SiO2 膜，需要较 长的氧化时间。 SiO2 膜形成的速度取决于经扩散穿过 SiO2 膜到达硅表面的 O2 及 OH 基等氧化剂的数 量的多少。湿法氧化时，因在于 OH 基在 SiO2 膜中的扩散系数比 O2 的大。氧化反应， Si 表面向深 层移动，距离为 SiO2 膜厚的 0.44 倍。因此，不同厚度的 SiO2 膜，去除后的 Si 表面的深度也不同。SiO2 膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为 200nm ，如果预告知道是几次干涉，就能 正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 (d SiO2) / (d ox) = (n ox) / (n SiO2) 。 SiO2 膜很薄时，看不到干涉色，但可利用 Si 的疏水性和 SiO2 的亲水性来判断 SiO2 膜是否存在。也可用干涉膜计或椭圆仪等测出。 ! F, f F( m# t# p: r7 J8 d SiO2 和 Si 界面能级密度和固定电荷密度可由 MOS 二极管的电容特性求得。 (100) 面的 Si 的界面能级 密度最低，约为 10E+10 -- 10E+11/cm – 2 .e V -1 数量级。 (100) 面时，氧化膜中固定电 荷较多，固定电荷密度的大小成为左右阈值的主要因素。 5 R$ V) o% r ^5 e9 ~! ?0 i + d. ]( h l2 L ]! K 3) CVD(Chemical Vapor deposition) 法沉积一层 Si3N4(Hot CVD 或 LPCVD) 。