eda 湖南工业大学.docVIP

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
1。从学习和使用的角度,你认为EDA技术主要包括哪几方面的内容?这几个方面在整个电子系统的设计中分别起什么作用?(10分) 答: A.大规模可编程逻辑器件。它是由用户编程以实现某种逻辑功能的新型逻辑器件。优势是开发周期短,投资风险小,产品上市速度快,市场适应能力强,硬件升级回旋余地大。 B.硬件描述语言。包括VHDL,ABEL,Verilog.其中VHDL和Verilog将承担几乎全部的数字系统设计任务。 C.软件开发工具。主要有quartus2,Foundation Series. D.实验开发系统。提供芯片下载电路及EDA实验开发的外围资料,以供硬件验证用。 2.阐述EDA实验开发系统的主要作用及基本组成。(10分) 答:EDA实验开发系统的主要用于提供可编程逻辑器件的下载电路及EDA实验开发的外围资料,以供硬件验证用。一般包括: A.实验或开发所需的各类基本信号发生模块,包括时钟,脉冲,高低电平等; B.FPGA/CPLD输出信号显示模块,包括数码显示,发光器显示,声响指示等;C.监控程序模块,提供“电路重构软配置” D.目标芯片配座以及上面的FPGA/CPLD目标芯片和编程电路下载。 什么叫EDA技术?使用EDA技术进行电子系统设计有什么优点?(10分) 答: EDA技术有狭义的EDA技术和广义的EDA技术之分。狭义的EDA技术,就是指以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成将用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真,直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术,或称为IES/ASIC自动设计技术。广义的EDA技术,除了狭义的EDA技术外,还包括计算机辅助分析CAA技术(如PSPICE,EWB,MATLAB等),印刷电路板计算机辅助设计PCB-CAD技术(如PROTEL,ORCAD等)。(5分) 使用EDA技术进行电子系统设计的优点:(1)用软件的方式设计硬件;(2)用软件方式设计的系统到硬件系统的转换,由有关的开发软件自动完成;(3)设计过程中可用有关软件进行各种仿真;(4)系统可现场编程,在线升级;(5)整个系统可集成在一个芯片上,体积小、功耗低,可靠性高。(5分) 2.对于目标器件为FPGA/CPLD的VHDL工程设计,其工作步骤如何?并简要介绍各步的作用。(10分) 答:(1)源程序的编辑和编译:利用EDA工具的文本编辑器或图形编辑器将设计用文本或图形方式表达出来,进行排错编译,变成VHDL文件格式;(1.5分) (2)逻辑综合和优化:将电路的高级语言描述转换成低级的,可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件,以便将VHDL的软件设计与硬件的可实现性挂钩;(2.0分) (3)目标器件的布线/适配:将由综合器产生的网表文件针对某一具体的目标器进行逻辑映射操作,其中包括底层器件配置、逻辑分割、逻辑优化、布线与操作等,配置于指定的目标器件中,产生最终的下载文件,如JEDEC格式的文件;(2.0分) (4)目标器件的编程/下载:将由FPGA/CPLD布线/适配器产生的配置/下载文件通过编程器或下载电缆载入目标芯片FPGA或CPLD中;(1.5分) (5)设计过程中的有关仿真:设计过程中为了了解设计的结果,可通过仿真器进行有关仿真,包括行为仿真,功能仿真和时序仿真;(1.5分) (6)硬件仿真/硬件测试:在ASIC设计中,常利用FPGA对系统的设计进行功能检测,通过后再将其VHDL设计以ASIC形式实现,这个过程称之为硬件仿真;针对FPGA或CPLD直接用于应用系统的设计中,将下载文件下载到FPGA后,对系统的设计进行的功能检测,这个过程称之为硬件测试。 1.FPGA的英文全称是Field Programmable Gate Array,CPLD的英文全称是Complex Programmable Logic Devices,二者在保存逻辑信息方面的区别是FPGA掉电后将丢失原有的逻辑信息而CPLD却能保持原有的逻辑信息。 2.一个相对完整的VHDL程序的三个基本组成部分别是 库、程序包使用说明 、 实体说明 和实体对应的结构体说明。 3.IEEE_1076标准程序包中定义的四种常用端口模式分别是IN模式、OUT模式、BUFFER模式和 INOUT 模式。 4.VHDL的数据对象有 常量 、 变量 和 信号 三种。VHDL程序设计中常用的库有 IEEE库 、 STD库 、WORK库 和VITAL库。 5.VHDL是一种强数据类

文档评论(0)

fengbing + 关注
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档