《TigerSHARC处理器技术及其应用 教学课件 冯小平 第1 3章 第3章》.pdf

第3章 TS系列DSP的存储器及寄存器 第3章 TS系列DSP的存储器及寄存器 3.1 TS101S处理器的总线 3.2 TS101S 的存储器组织 3.3 TS101S 的寄存器组 3.4 TS20XS 的总线 3.5 TS201S 的存储器组织 3.6 TS201S处理器的寄存器组 第3章 TS系列DSP的存储器及寄存器 3.1 TS101S处理器的总线 3.1.1 TS101S 的内部总线 　　TS101S片内有3套内部总线(M0-Bus、M1-Bus和M2- Bus) ，每套内部总线直接与一个内部存储块相连，其内部结 构如图3.1-1所示。这些内部总线宽128位，每个时钟周期在 每套总线上都能够传输4条指令或对齐的4个字。 温 馨 提 示 本文档为 PDF 格式课件，不能运用教学演示， 需要 PPT 格式的课件 ，请 访问 尚辅网 ： 更多课件等您拿。 快速获得课件方法：在淘宝店铺查找输入： 教 学配套课件中心 ；或是直接输入地址 ： 惊喜超出您的想象！ 直接联系获取课件QQ: 349134187 旺旺：源汇雅馨 扫一扫绝对免费获得课件：订阅尚辅网微信公众 号 一扫课件到手！！！！！！ 第3章 TS系列DSP的存储器及寄存器 图3.1-1 TS101S的内部总线结构 第3章 TS系列DSP的存储器及寄存器 　　片上系统模块通过这些总线访问存储器，每个周期内每 套内部总线只允许访问一次存储块。内核、DMA和外部口 等对内部存储器块的访问都是通过内部总线完成的。因此， 为了避免冲突，对于不同的指令(如取指、加载/存储J-IALT 、 K-IALT指令和外部访问等) ，最好访问不同的内部或者外部 存储器块，这样指令的执行才不会引入迟延。 第3章 TS系列DSP的存储器及寄存器 　　TS101S大部分的寄存器都归类于通用寄存器(Ureg)，它 提供了两个通用寄存器之间、通用寄存器与存储器之间、立 即数加载到通用寄存器等数据传输指令。这里还包含控制寄 存器和状态寄存器，以及寄存器文件中的数据寄存器。传输 可以是同时对一个内部存储器的读/写。所有寄存器都可由 寄存器传输指令或外部总线主控制器的访问指令来访问，但 只有核内部寄存器可由加载/存储指令或立即数加载指令访 问。 第3章 TS系列DSP的存储器及寄存器 　　在寄存器之间或外部存储器与寄存器之间传送数据时， 可以通过任意一条内部总线来完成。这种传送称为“虚拟总 线传送” ，它使用一套最先可使用的内部总线。如果过了四 个周期还没有可用的总线，则处理器会强迫三条内部总线之 一执行虚拟总线传送。在一个给定的周期内，即使有多于一 条的总线没有分配常规总线传送，TS101S也只能执行一个 虚拟总线传送。 第3章 TS系列DSP的存储器及寄存器 　　包括虚拟总线在内，每条内部总线都独立地进行总线仲 裁。内部总线的优先级如下： 　　(1) 高优先级IFIFO传送； 　　(2) 高优先级DMA传送； 　　(3) 加载、保存或其他数据传送指令； 　　(4) 低优先级IFIFO传送； 　　(5) 低优先级DMA传送； 　　(6) 取指。 第3章 TS系列DSP的存储器及寄存器 　　DMA请求优先级由源TCB 的优先级位决定。 链式DMA 的内部总线请求优先级与请求数据传送的优先级相同。在以 下几种情况中，IFIFO请求具有高优先级： 　　(1) 外部主处理器直接读； 　　(2)  IFIFO 中有广播写数据；