《基于fpga的数字低频相位测量仪的设计》.doc

《基于fpga的数字低频相位测量仪的设计》.doc

  1. 1、本文档共8页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
《基于fpga的数字低频相位测量仪的设计》.doc

基于DDS的幅频可控型信号发生器设计 电气工程及自动化学院:张琳 指导教师:胡鹏程 摘 要:本论文依托于双声光移频频差分裂技术方案和直接频率数字合成技术,针对高速测量中双声光移频信号频率和幅度连续可调的特点和移频范围大、精度高、分辨率小的要求,分析设计了幅频可控型正弦信号发生器及滤波电路,并对电路系统进行了性能测试,经实验验证本文设计的信号发生器满足了激光干涉仪不同测量速度下对频差信号的要求。 关键词:直接数字频率合成;信号发生器;双频激光干涉仪 Abstract:This paper base on the program of double acousto-optic frequency difference splitting technology and the principle of direct frequency digital synthesis technique. Furthermore, making use of the continuously adjustable property and the requirement of large frequency shift range, high accuracy and resolution of small , an amplitude and frequency controllable type of sinusoidal signal generator and filter circuit had been analyzed and designed. By experimental verification, the design of the signal generator in this paper could meet the requirement of frequency difference for different measuring speeds. Key words:Direct digital frequency synthesizer signal generator dual-frequency laser interferometer 引 言 目前,快速超精密双频激光干涉仪DDS技术的频率合成系统设计 2.1 硬件设计 频率合成系统硬件采用模块化设计,主要分为控制模块、DDS模块、滤波模块及运算放大模块,系统的硬件结构框图见图-1。整体设计方案如下:由单片机为DDS芯片提供控制信号,两片DDS在共同的参考时钟的作用下,合成频率可调且范围在80±15MHz的正弦信号,经无源低通滤波模块滤除高频噪声,最终经运算放大模块对输出信号调整放大并实现与声光调制器的匹配。下面对于系统的各模块给以详细的介绍 图2-1DDS系统硬件结构框图 1基于MSP430的幅频控制模块控制模块设计控制部分采用美国TI 公司生产的单片机MSP430F169,可划分为频率控制部分和幅度控制部分。 频率控制部分,如图2-2被控器件为两片AD9852,利用单片机的I/O口模拟串行通信为其提供串行通信的时钟和数据,将频率控制字写入AD9852中,从而实现输出信号频率的改变。如图3-4所示I/O口为两片数字变位器MAX5451提供片选信号CS,阻值增减选择控制信号U/D, 及阻值改变控制信号实现对输出信号幅值调整 图2-2频率控制部分的电路结构框图 图2-3 幅度控制部分的电路结构框图 2基于AD9852的DDS模块 图2-4 基于AD9852的DDS模块电路原理图 有效地降低2片AD9852参考时钟间的相位误差,因此本系统采用了参考差分输入的方式。本设计使用Motorola公司MC100LVEL16。为了实现参考时钟同步,令2片AD9852共用一个晶振,晶振输出的信号利用零延时缓存器CY2305分为两路,两个差分时钟生成器,经过转化后输入2片AD9852。AD9852可实现串行通信和并行通信,本设计采用串行通信。其串行通信周期分为2个阶段的前8个上升沿对应于指令周期,在指令周期中,用户向AD985的串口控制器发送命令字来控制,随后进行的串行数据传输。数据传输周期从的第9个上升沿开始,输入数据在时钟上升沿写入,输出的数据则在时钟的下降沿读出。 图2-5 AD9852差分时钟输入结构框图 3无源低通滤波模块设计为了从DDS电路获得宽带的理想正弦信号输出,除了DDS芯片内部D/A转换器本身的性能起关键作用外,输出部分的低通滤波电路也至关重要。合理地应用它可以极大地提高输出信号中频谱的纯度,增大SFDR(无杂散动态范围)以降低信号的边带噪声。MHz的7阶椭圆滤波器,通带内波动小于0.3dB,两终端电阻为50欧姆,经计算查表获得个元件参数如

文档评论(0)

wgvi + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档