RISC处理器核设计.docVIP

西 安 邮 电 大 学 毕 业 设 计（论 文） 题 目： 学 院： 系 部： 微电子学系 专 业： 班 级： 学生姓名： 导师姓名： 职称： 起止时间：  毕业设计（论文）诚信声明书 本人声明：本人所提交的毕业论文《基于FPGA的处理器核设计》是本人在指导教师指导下独立研究、写作的成果，论文中所引用他人的文献、数据、图件、资料均已明确标注；对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式注明并表示感谢。 本人完全清楚本声明的法律后果，申请学位论文和资料若有不实之处，本人愿承担相应的法律责任。 论文作者签名： 时间： 年 月 日 指导教师签名： 时间： 年 月 日 西 安 邮 电 大 学 毕业设计(论文)任务书 学生姓名 指导教师 职称 讲师 学 院 电子工程学院 系 部 微电子学系 题 目 基于FPGA的XSOC处理器核设计 任务与要求 学习并熟悉RISC指令结构和MIPS指令集 学习并熟悉处理器核结构 学习并熟悉ModelsimSE 6.5建立仿真模型，进行实验仿真，并对仿真结果进行分析 交付论文 日期 2012年2月27日 完成日期 (签字) 年 月 日 起止时间 工 作 内 容 2012.2.27——2012.4.27 学习《Computer Organization and Design》 和《Verilog数字系统设计》 2012.4.27——2012.5.14 阅读《Designing a Simple FPGA-Optimized RISC CPU and System-on-a-Chip》和《Building a RISC CPU and System-on-a-Chip in an FPGA》 2012.5.14——2012.5.20 初次编写代码 2012.5.21——2012.5.27 再次编写并完成代码 2012.5.27——2012.6.7 撰写初稿 2012.6.8——2012.6.27 对初稿进行修改并完成论文 主要参考书目(资料)： [1] 计算所微处理器中心David A.Patterson, John L.Hennessy.Computer Organization and Design: TheHardware/Software Interface, Third Edition[M]机械工业出版社05.2005 [3] 夏宇闻Verilog数字系统设计[M]清华大学出版社 2003 [4] Xilinx FPGA/CPLD 设计手册[M]人民邮电出版社2011 [5] Jan Gray Designing a Simple FPGA-Optimized RISC CPU and System-on-a-Chip [6] Jan Gray Building a RISC CPU and System-on-a-Chip in an FPGA [7] 杜慧敏 李宥谋 基于Verilog的FPGA设计基础[M]西安电子科技大学出版社2005 主要仪器设备及材料： 电脑一台和软件ModelsimSE 6.5 论文(设计)过程中教师的指导安排： 每周指导一次，主要解答学生问题，指导研究进度 对计划的说明： 本计划为开题之初所定，后续会根据具体情况随时调整，最终一定按毕业设计规定结束日期完成。 指导教师签字： 年 月 日 西安邮电大学 毕业设计(论文)开题报告 课题名称： 电子工程 学院 微电子学系 系（部） 专业 班 学生姓名： 学号： 指导教师： 报告日期： 2012