密集型集成电路式并行测试机的设计及研究.pdfVIP

天滓人学颀l。论文 诵簧 半导体产品的最终测试是半导体制造J‘的一项必4；可少的重燃牛产工艺。测 试机是此生产工艺中将祷溅器{牛送往电性测试系统进行功能测试的自动化设备。 作为控到蒜聱导体产品溪l试成奉静嚣令孛要因素，测试系统稻测试鞔都应该尽霪 达到它的最大能力，以达到降低产品测试成本的目的。 本论文通过对产品测试成本的理论研究，找出。r从测试设备利用率方面降低 测试戒本豹竣佳途径，旋爨了荛达到数字{}14试系统矮有豹最大劳纾测试能力，设 计一种耨型的条式物料并行测试枫，戳实现数字产黯的密集著行浏试。同时通过 测试机各功能模块的优化设计提高了测试机本身的利用率。从测试系统利测试机 两个方面解决了降低数字产品测试成本的课题。 奉论文罄先对测试臻掰需静功戆模块鬻爰褪穆遽弦了理论分褥眈较帮嚣纯选 择，以寻求各模块结构自身的最佳利用率。在此基础上，根据测试牛产线对测试 机的具体设计要求，建立了条式并行测试机的总体优化结构。其后，以s01c28 脚X32著霉亍测试为客钵，对各模块懿关键参数进彳亍了稳瘟戆实验秘详细静结构设 计。存获褥备关键参数的实验中采用了先进的仿真实验设计和统计优化方法。取 得的可靠数据直接用于