电子技术 第2版 作者 陈庆礼 第六章.pptVIP

同理： 约束条件: 任何输入不能同时为1. 优先编码器常用于优先中断系统和键盘编码。与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。常用的MSI优先编码器有10-4线(如74LS147)、 8-3线(如74LS148)。 74LS148二进制优先编码器的管脚图和功能表如下所示。 (2) 8-3线优先编码器 74LS148管脚排图列 1 1 1 1 1 × × × × × × × × 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 × × × × × × × 0 1 0 1 0 0 1 0 × × × × × × 0 1 0 0 1 0 1 1 0 × × × × × 0 1 0 1 1 0 1 1 1 0 × × × × 0 1 0 0 0 1 1 1 1 1 0 × × × 0 1 0 1 0 1 1 1 1 1 1 0 × × 0 1 0 0 1 1 1 1 1 1 1 1 0 × 0 1 0 1 1 1 1 1 1 1 1 1 1 0 0 输 出 输 入 74LS148状态表 低电平有效，各引出端功能如下： 为状态信号输入端，低电平有效 的优先级别最高， 的级别最低 为代码(反码)输出端， 为最高位； 为使能输出端和优先标志输出端，主要用于级联和扩展。 当 =1时，电路禁止编码，输出均为高电平； 为使能(允许)输入端，低电平有效； 当 =0时，电路允许编码； （3）二--十进制编码器 将十个状态（对应于十进制的十个代码０～９）编制成BCD码。 十个输入 需要几位输出？ 四位 输入：I0? I9。 输出：Y3 ? Y0 列出状态表如下： 状态表 逻辑图略 译码是编码的逆过程，即将某个二进制代码翻译成电路的某种状态。 （1）n---2n线译码器。 将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。 译码器的输入： 一组二进制代码 译码器的输出： 一组高低电平信号 2． 译码器 ①　74LS139的逻辑状态表表 “—”表示低电平有效。 ②74LS139管脚图 一片139种含两个2-4译码器 ③ 举例-用线译码器分时将采样数据送入计算机。 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 00 0 全为1 工作原理：（以A0A1=00为例） 数据 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 脱离总线 二-十进制编码 显示译码器 显示器件 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。 （2）显示译码器 * 电子技术 第6章 组合逻辑电路 在线教务辅导网： 教材其余课件及动画素材请查阅在线教务辅导网 QQ:349134187 或者直接输入下面地址： 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 除与现时输入有关外还与原状态 有关 组合逻辑电路 本章任务 组合逻辑电路分析 组合逻辑电路设计 1.由给定的逻辑图写出逻辑关系表达式。 分析步骤： 2.用逻辑代数对逻辑表达式进行化简。 3. 列出逻辑状态表。 电路 结构 输入输出之间的逻辑关系 § 组合逻辑电路分析 分 析 设 计 4.分析逻辑状态表并说明电路的逻辑功能. 例：分析下图的逻辑功能。 A B F 例的逻辑状态表 相同为“0” 不同为“1” 异或门逻辑符号 =1 A B F 例：分析下图的逻辑功能。 A B F 相同为“1” 不同为“0” 同或门的逻辑符号 例的逻辑状态表 =1 A B F 例 分析下图的逻辑功能。 2 3 4 A M B 1 F =1 0 1 被封锁 1 1 2 3 4 A M B 1 F =0 1 0 被封锁 1 选通电路 任务要求 简单又可靠的逻辑电路 1.指定实际问题的逻辑含义,列出逻辑状态表. 3.用逻辑代数对逻辑表达式进行化简。 4.列出逻辑状态表并画出逻辑电路图。 设计步骤： § 组合逻辑电路设计 设计 2. 写出逻辑表达式。 加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 1.加法器的设计 加法器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001, 计算A+B 0 1 1 0 1 0 0 1 1 例4.2.1 半加器： 半加运算不考虑从低位来的进位 A---加数；B---被加数；